搭載JESD204B編碼的高速數(shù)據(jù)采集開(kāi)發(fā)板
這款高速數(shù)據(jù)采集板含有兩個(gè)14位、250 MSPS雙通道ADC AD9250，支持高速串行JESD204B編碼輸出，可以顯著改善FPGA連接性能。在本例中，我們將其連接到一塊Xilinx KC706開(kāi)發(fā)板上。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1664文章
22509瀏覽量
639531 -
編碼
+關(guān)注
關(guān)注
6文章
1041瀏覽量
57155 -
開(kāi)發(fā)板
+關(guān)注
關(guān)注
26文章
6433瀏覽量
121217
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
AD9083：16通道、125 MHz帶寬JESD204B模數(shù)轉(zhuǎn)換器的全方位解析
AD9083：16通道、125 MHz帶寬JESD204B模數(shù)轉(zhuǎn)換器的全方位解析 在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）的性能直接影響著整個(gè)系統(tǒng)的精度和效率。AD9083作為一款16通道、125
AD9094：8位、1 GSPS、JESD204B四通道ADC的深度解析
AD9094：8位、1 GSPS、JESD204B四通道ADC的深度解析 在電子設(shè)計(jì)領(lǐng)域，ADC（模擬 - 數(shù)字轉(zhuǎn)換器）一直是信號(hào)處理系統(tǒng)中的關(guān)鍵組件。今天，我們來(lái)深入探討Analog
AD9528：高性能JESD204B/JESD204C時(shí)鐘發(fā)生器的深度解析
AD9528：高性能JESD204B/JESD204C時(shí)鐘發(fā)生器的深度解析 在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘發(fā)生器對(duì)于系統(tǒng)的穩(wěn)定運(yùn)行起著至關(guān)重要的作用。今天，我們就來(lái)深入探討一款功能強(qiáng)大的時(shí)鐘發(fā)生器
技術(shù)文章|高速DAC JESD204接口接收機(jī)物理層壓力測(cè)試（下）
，為大家詳細(xì)介紹了高速串行JESD204B/C/D標(biāo)準(zhǔn)、高速DAC接收機(jī)（RX）面臨的物理層測(cè)試挑戰(zhàn)等內(nèi)容，并結(jié)合SL3000系列誤碼儀的技術(shù)指標(biāo)、功能指標(biāo)等給出針
LMK04828 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
LMK0482x 系列是業(yè)界性能最高的時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B。
PLL2 的 14 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 7 個(gè) JESD204B
?LMK0482x系列超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)文檔總結(jié)
LMK0482x 系列是業(yè)界性能最高的時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B。
PLL2 的 14 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 7 個(gè) JESD204B
LMK04610 超低噪聲和低功耗 JESD204B 兼容時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動(dòng)清除器，支持 JESD204B。
LMK04616 超低噪聲低功耗JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動(dòng)清除器，支持 JESD204B。16 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 8 個(gè) JESD204B 轉(zhuǎn)換器或其他邏輯器件。第 17 個(gè)輸出可配置為提供來(lái)自 PLL2 的信號(hào)或來(lái)自外部 VCXO 的副
?LMK04828-EP 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
LMK04828-EP 器件是業(yè)界性能最高的時(shí)鐘調(diào)理器，支持 JESD204B。
PLL2的14個(gè)時(shí)鐘輸出可配置為使用器件和SYSREF時(shí)鐘驅(qū)動(dòng)7個(gè)JESD204B轉(zhuǎn)換器或其他邏輯器件
LMK04832 超低噪聲、3.2 GHz、15 輸出、JESD204B 時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
該LMK04832是一款超高性能時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B，還與 LMK0482x 系列器件引腳兼容。
PLL2的14個(gè)時(shí)鐘輸出可配置為使用器件和SYSREF時(shí)鐘驅(qū)動(dòng)7個(gè)
?LMK04368-EP 超低噪聲JESD204B/C雙環(huán)路時(shí)鐘抖動(dòng)清除器總結(jié)
LMK04368-EP 是一款高性能時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B/C，適用于太空應(yīng)用。
PLL2 的 14 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 7 個(gè)
JEDSD204B標(biāo)準(zhǔn)verilog實(shí)現(xiàn)-協(xié)議演進(jìn)
年發(fā)布）
發(fā)布時(shí)間
2006年（JEDEC標(biāo)準(zhǔn)JESD204）
2008年（JEDEC標(biāo)準(zhǔn)JESD204A）
2011年（JEDEC標(biāo)準(zhǔn)JESD204B）
核心定位
定義首個(gè)串行化數(shù)據(jù)
發(fā)表于 09-05 21:18
JESD204B生存指南
實(shí)用JESD204B來(lái)自全球數(shù)據(jù)轉(zhuǎn)換器市場(chǎng)份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議
發(fā)表于 05-30 16:31
?0次下載
JESD204B IP核的配置與使用
物理層的位置，一種是物理層在JESD204 IP里；另外一種是物理層在JESD204 IP外部，需要再配置JESD204 phy IP核進(jìn)行使用。
替代HMC7044超低噪高性能時(shí)鐘抖動(dòng)消除器支持JESD204B
1. 概述PC7044是一款高性能雙環(huán)路的整數(shù)時(shí)鐘抖動(dòng)消除器，可以為具有并行或串（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器執(zhí)行參考時(shí)鐘選擇和超低噪聲頻率的生成。 PC7044具有兩個(gè)整數(shù)
發(fā)表于 05-08 15:57
評(píng)論