基于 28 和 20nm 平面以及 16nm Fin FET+ 技術(shù)的 Xilinx 產(chǎn)品組合從三個(gè)方面進(jìn)行了產(chǎn)品擴(kuò)展，使客戶能夠保持領(lǐng)先一代優(yōu)勢(shì)。這三方面包括：

·產(chǎn)品系列：基于 UltraScale? 架構(gòu)的 FPGA、 3D IC 及 SoC

·產(chǎn)品：Vivado? Design Suite '協(xié)同優(yōu)化可增強(qiáng)性能，改進(jìn)功耗并提升集成度。

·生產(chǎn)力:無(wú)與倫比的集成和實(shí)現(xiàn)速度

UltraScale+ 系列：不斷擴(kuò)展的 20nm UltraScale 架構(gòu)

Xilinx 在其豐富的產(chǎn)品系列中，制定積極的發(fā)展路線圖，貫穿旗下三大產(chǎn)品類別，而且每個(gè)類別均可支持和加強(qiáng)上一代產(chǎn)品發(fā)展，致力于繼續(xù)保持領(lǐng)先一代的地位。 Xilinx 推出 UltraScale+ 的最新產(chǎn)品，進(jìn)一步擴(kuò)大了 UltraScale 架構(gòu)的應(yīng)用，其可簡(jiǎn)化平面節(jié)點(diǎn)與 FinFET 節(jié)點(diǎn)之間的移植。這有助于客戶移植其 20nm 設(shè)計(jì)，充分發(fā)揮 FinFET 技術(shù)的性能功耗比優(yōu)勢(shì)。

圖 1: Xilinx 繼續(xù)在這三大領(lǐng)域擴(kuò)展其領(lǐng)先地位。

16nm 創(chuàng)新：UltraScale+ 系列

Xilinx 16nm UltraScale+? 系列 FPGA、3D IC 以及 MPSoC 基于 20nm 的核心 UltraScale 架構(gòu)，將最新 UltraRAM 和高速存儲(chǔ)器 (HBM)、3D-on-3D 以及多處理 SoC (MPSoC) 技術(shù)進(jìn)行完美結(jié)合，可實(shí)現(xiàn)領(lǐng)先一代的價(jià)值。為了實(shí)現(xiàn)最高層次的性能和集成度，UltraScale+ 系列還包含了最新互連優(yōu)化技術(shù) SmartConnect。這些器件不僅進(jìn)一步豐富了 Xilinx UltraScale 產(chǎn)品系列（現(xiàn)在包含 20nm 及 16nm FPGA、SoC 以及 3D IC 器件），而且還可充分發(fā)揮 TSMC 16FF+ FinFET 3D 晶體管性能功耗比顯著提高的優(yōu)勢(shì)。UltraScale+ 系列進(jìn)行了系統(tǒng)級(jí)優(yōu)化，與上代技術(shù)相比，可實(shí)現(xiàn)更高的系統(tǒng)集成度與智能性，以及最高級(jí)別的保密性和可靠性。

最新擴(kuò)展的 Xilinx UltraScale+ FPGA 系列包括 Xilinx 業(yè)界領(lǐng)先的Kintex?UltraScale+ FPGA和Virtex?UltraScale+ FPGA和3D IC系列，而Zynq?UltraScale+ 系列則包含業(yè)界首批 MPSoC。

Zynq UltraScale+ MPSoC – 第二代 SoC

UltraScale+? MPSoC 架構(gòu)建立在 TSMC 16nm FinFET 工藝技術(shù)之上，能實(shí)現(xiàn)新一代 Zynq? UltraScale MPSoC。 這種新架構(gòu)能為 32 至 64 位處理器提供以下優(yōu)勢(shì)：虛擬化支持；軟硬件引擎相結(jié)合以實(shí)現(xiàn)實(shí)時(shí)控制；圖形/視頻處理；波形和數(shù)據(jù)包處理；新一代互聯(lián)與存儲(chǔ)；高級(jí)電源管理；以及可實(shí)現(xiàn)多層次安全和可靠性的增強(qiáng)技術(shù)。 這些最新架構(gòu)元素與 Vivado?Design Suite 和抽象設(shè)計(jì)環(huán)境相結(jié)合，從而可以顯著簡(jiǎn)化編程并提高生產(chǎn)力。

圖 2: Xilinx UltraScale MPSoC 架構(gòu)為合適的任務(wù)選擇合適的引擎。

業(yè)界第一項(xiàng) 3D on 3D 技術(shù)

高端 UltraScale+ 系列可充分發(fā)揮 3D 晶體管與第三代 Xilinx 3D IC 的混合功率優(yōu)勢(shì)。正如 FinFET 可實(shí)現(xiàn)平面晶體管性能功耗比的非線性改進(jìn)一樣，3D IC 可實(shí)現(xiàn)系統(tǒng)整合以及單片器件帶寬功耗比的非線性改進(jìn)。

圖 3: Xilinx 的第三代 3D IC 將提供同構(gòu)配置和異構(gòu)配置。

新一代設(shè)計(jì)套件 & 方法

Vivado 設(shè)計(jì)套件建立在 Xilinx 28nm 系列基礎(chǔ)之上，和 UltraScale 架構(gòu)進(jìn)行了協(xié)同優(yōu)化，可實(shí)現(xiàn)顯著的質(zhì)量效果、可布線性、利用率以及生產(chǎn)力優(yōu)勢(shì)。當(dāng)結(jié)合UltraFast?- 一種有效的設(shè)計(jì)方法，涵蓋開發(fā)板規(guī)劃、設(shè)計(jì)創(chuàng)建、設(shè)計(jì)實(shí)現(xiàn)和收斂、編程和硬件調(diào)試- 設(shè)計(jì)團(tuán)隊(duì)可加速實(shí)現(xiàn)預(yù)期的成功。

通過(guò)采用高層次綜合和 IP 集成工具，前端設(shè)計(jì)流程的生產(chǎn)力提升逾 4 倍。通過(guò)更快的層次化規(guī)劃與多維分析布局布線引擎，以及對(duì)快速增量式 ECO 的支持，設(shè)計(jì)生產(chǎn)力提升 4 倍以上。

圖 4: Vivado Design Suite 結(jié)合 UltraFast 設(shè)計(jì)方法，實(shí)現(xiàn)無(wú)與倫比的集成和實(shí)現(xiàn)時(shí)間。