工欲善其事，必先利其器?，F(xiàn)今的芯片設(shè)計(jì)已經(jīng)達(dá)到億門級(jí)集成度，即便經(jīng)驗(yàn)最豐富的設(shè)計(jì)工程師也無法憑手工完成。在芯片設(shè)計(jì)過程中，仿真驗(yàn)證是十分重要的一個(gè)環(huán)節(jié)，以確保芯片進(jìn)入流片生產(chǎn)環(huán)節(jié)前符合預(yù)期設(shè)計(jì)性能要求。

專門為芯片設(shè)計(jì)工程師提供仿真和驗(yàn)證工具的EDA細(xì)分行業(yè)是整個(gè)半導(dǎo)體行業(yè)生態(tài)鏈中最上游，最高端的節(jié)點(diǎn)。

全球EDA市場(chǎng)基本上被三家公司霸占：Cadence、Synopsys和Mentor Graphics

其中規(guī)模最小的Mentor Graphics已經(jīng)被西門子收購(gòu)。經(jīng)過30多年的行業(yè)發(fā)展和市場(chǎng)競(jìng)爭(zhēng)，這三家主要的EDA供應(yīng)商各有自己的獨(dú)特優(yōu)勢(shì)，在全球半導(dǎo)體技術(shù)和市場(chǎng)的動(dòng)態(tài)變化中保持相對(duì)平衡的格局。

三大EDA供應(yīng)商都能提供全套的芯片設(shè)計(jì)解決方案，包括模擬、數(shù)字前端、后端、DFT、Signoff等一整套設(shè)計(jì)工具。Cadence的強(qiáng)項(xiàng)在于模擬和混合信號(hào)的模擬仿真和版圖設(shè)計(jì)，但其Signoff的工具偏弱。Synopsys的優(yōu)勢(shì)在于數(shù)字前端、數(shù)字后端和PTsignoff，而Mentor的優(yōu)勢(shì)是Calibre signoff和DFT。

此外，Candence和Synopsys還提供IP授權(quán)（硬核和軟核），這對(duì)中小規(guī)模的設(shè)計(jì)公司很具吸引力。授權(quán)的IP通常有memory、Serdes和Power management之類的研發(fā)成本或門檻相對(duì)較高的硬核。