FPGA之FIFO練習3：設計思路
根據(jù)FIFO工作的時鐘域，可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時鐘為同一個時鐘。在時鐘沿來臨時同時發(fā)生讀寫操作。異步FIFO是指讀寫時鐘不一致，讀寫時鐘是互相獨立的。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關注
關注
1664文章
22509瀏覽量
639531 -
fifo
+關注
關注
3文章
407瀏覽量
45919 -
時鐘
+關注
關注
11文章
2000瀏覽量
135285
發(fā)布評論請先 登錄
相關推薦
熱點推薦
求助verilog編寫實現(xiàn)AXIStream-FIFO功能思路
各位大神，有沒有用過AXIStream-FIFO IP core的或不用core直接用verilog實現(xiàn)過AXIStream-FIFO功能的，我現(xiàn)在FPGA入門練習(據(jù)說華為等大公司喜
發(fā)表于 02-21 16:24
明德?lián)P點撥FPGA在線培訓課程下載 很實用的資料
課程就足夠?qū)W習FPGA，無須再學習其他資料，是您學習FPGA的最佳選擇。感覺課程非常實用，與眾不同的地方在于，它練習很多，而且會先出一個功能文檔，然后按照文檔設計，接著對照設計思路，看
發(fā)表于 05-20 14:47
Xilinx FPGA入門連載52：FPGA片內(nèi)FIFO實例之FIFO配置
Xilinx FPGA入門連載52：FPGA片內(nèi)FIFO實例之FIFO配置特權同學，版權所有配套例程和更多資料下載鏈接：http://pan
發(fā)表于 02-29 13:35
Xilinx FPGA入門連載52：FPGA片內(nèi)FIFO實例之FIFO配置
Xilinx FPGA入門連載52：FPGA片內(nèi)FIFO實例之FIFO配置特權同學，版權所有配套例程和更多資料下載鏈接：http://pan
發(fā)表于 02-29 13:35
FPGA之FIFO練習1：設計思路
FIFO隊列具有處理簡單，開銷小的優(yōu)點。但FIFO不區(qū)分報文類型，采用盡力而為的轉(zhuǎn)發(fā)模式，使對時間敏感的實時應用（如VoIP）的延遲得不到保證，關鍵業(yè)務的帶寬也不能得到保證。
FPGA之FIFO練習
FIFO隊列具有處理簡單，開銷小的優(yōu)點。但FIFO不區(qū)分報文類型，采用盡力而為的轉(zhuǎn)發(fā)模式，使對時間敏感的實時應用（如VoIP）的延遲得不到保證，關鍵業(yè)務的帶寬也不能得到保證。
FPGA之FIFO練習2：設計思路
FIFO( First Input First Output)簡單說就是指先進先出。由于微電子技術的飛速發(fā)展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來越便宜。
FPGA之異步練習：設計思路
在異步設計中，完全避免亞穩(wěn)態(tài)是不可能的。因此，設計的基本思路應該是：首先盡可能減少出現(xiàn)亞穩(wěn)態(tài)的可能性，其次是盡可能減少出現(xiàn)亞穩(wěn)態(tài)并給系統(tǒng)帶來危害的可能性。
XILINX FPGA IP之FIFO Generator例化仿真
上文XILINX FPGA IP之FIFO對XILINX FIFO Generator IP的特性和內(nèi)部處理流程進行了簡要的說明，本文通過實際例子對該IP的使用進行進一步的說明。本例子
淺談FIFO設計思路
FIFO在設計是一個非常常見并且非常重要的模塊，很多公司有成熟的IP，所以一部分人并沒有人真正研究寫過FIFO，本文僅簡述FIFO中部分值得保留的設計思路。
評論