臺積電近日宣布，將在日本舉辦的 2019 年 VLSI 技術及電路研討會 （2019 Symposia on VLSI Technology & Circuits）發(fā)表新興存儲器、二維材料、系統(tǒng)整合技術的研究論文。

臺積電表示，VLSI 技術及電路研討會是微電子領域頂尖的年度國際會議，將于 2019 年 6 月 9~14 日在日本京都舉行。會中邀請臺積電發(fā)表專篇論文，闡述嵌入式磁阻式隨機存取存儲器（eMRAM）的研究現況。另外，臺積電也有 3 篇論文獲得大會肯定選為亮點論文，共同探討本屆研討會的主題──「將半導體推向極限，實現無縫聯(lián)結新世界」。

臺積電指出，上述論文展現了臺積電自先進邏輯晶體管使用的創(chuàng)新材料、特殊制程技術組合的新興高效能嵌入式存儲器，到可協(xié)助客戶于效能與成本之間取得最佳優(yōu)勢的系統(tǒng)整合解決方案等全方位的技術領先地位。臺積電技術研究副總經理黃漢森表示，VLSI 研討會不僅特別重點展示臺積電論文，還邀請臺積電闡述研究的成果，對此臺積電感到無比榮幸。

受邀論文方面：

臺積電受邀發(fā)表以「嵌入式磁阻式隨機存取存儲器技術近期進展與未來方向」為題的論文，闡述一項有望取代即將面臨微縮極限的嵌入式快閃存儲器的技術──非揮發(fā)性 eMRAM。本論文陳述了具備銲錫回焊（Solder Reflow）能力的 22 納米eMRAM 研究成果。此項技術能在封裝過程承受銲錫高溫，且制造過程預存的存儲器資料，并不會在高溫封裝時流失。相較 28 納米嵌入式快閃存儲器，具備銲錫回焊能力的 22 納米eMRAM 大幅減少需增加的光罩層，寫入資料速度與可靠度亦高度提升，相當適合應用于重視保留預存資料的產品，例如穿戴式及物聯(lián)網裝置。

論文亦提出，若不需具備銲錫回焊能力，有機會可更大幅降低 eMRAM 寫入資料功耗及讀取時間，而且仍能維持非揮發(fā)性，呈現非揮發(fā)性的隨機存取存儲器的特性，諸多應用例如低耗電機器學習推論處理器皆能受惠于上述特性。

重點論文方面：

3 納米及更先進制程晶體管微縮面臨的主要挑戰(zhàn)之一，在于晶體管電子流通的通道不但要更短，同時也必須更薄，以確保良好的開關閘行為，因此衍生二維通道材料研究。臺積電發(fā)表的「直接使用通道區(qū)域選擇性 CVD 成長法在 SiOx/Si 基板上制造的 40nm 通道長度上閘極 WS2 pFET 的首次展示」論文，展示了使用一種有潛力的二維材料二硫化鎢（WS2）進行大量生產的可能性，利用產業(yè)所熟悉的的化學氣相沉積（CVD）半導體制程直接在硅晶基板上制造 WS2 短通道晶體管。原本生產 WS2 薄膜的傳統(tǒng)制程要求將材料先沉積于藍寶石基板，移除之后再放置于硅晶圓上，相較之下，通道區(qū)域選擇性 CVD 提供了更加簡易的量產方法。臺積電指出，本論文有助于量產未來世代晶體管的研究方向。

另外，臺積電其他兩篇亮點論文則是以整體系統(tǒng)層次出發(fā)，藉由小芯片（Chiplet）的組合建構出系統(tǒng)而非個別晶體管的方式來解決微縮的挑戰(zhàn)。不同于系統(tǒng)單晶片（System-on-Chip，SoC）將系統(tǒng)每個元件放在單一裸晶上，小芯片是將不同的功能分散到可以不同的制程技術生產的個別微小裸晶，提供了靈活性與節(jié)省成本的優(yōu)勢，且面積小的裸晶與較大裸晶相比，本就具有更好良率。然而，為了達到與系統(tǒng)單晶片相當的效能，小芯片必須能夠透過密集、高速、高頻寬的連結來進行彼此溝通。

另外，臺積電以「適用于高效能運算的 7nm 4GHz Arm 核心 CoWoS小芯片設計」為題的論文，則是詳細介紹了 CoWoS 先進封裝解決方案中的 7 納米雙小芯片系統(tǒng)。每個小芯片內建運作時脈 4GHz 的 Arm 核心以支援高效能運算應用，芯片內建跨核心網狀互連運作時脈可達 4GHz，小芯片之間的連結則是透過臺積電獨特的 Low-voltage-In-Package-INterCONnect（LIPINCON）技術，資料傳輸速率達 8Gb/s/pin，并且擁有優(yōu)異的功耗效益，相較于最近其他論文所展示的類似連結解決方案的效能范圍則介于 2Gb/s/pin 至 5.3Gb/s/pin。

最后，臺積電發(fā)表的「3D 多芯片與系統(tǒng)整合芯片（SoIC）的整合」論文則是揭露了完整的三維（3D）整合技術，此項系統(tǒng)整合芯片解決方案將不同尺寸、制程技術以及材料的已知良好裸晶直接堆棧在一起。論文中提到，相較于傳統(tǒng)使用微凸塊的三維集成電路解決方案，臺積電的系統(tǒng)整合芯片的凸塊密度與速度高出數倍，同時大幅減少功耗。

此外，系統(tǒng)整合芯片是前段制程整合解決方案，在封裝之前連結兩個或更多的裸晶。因此，系統(tǒng)整合芯片組能夠利用臺積電的整合型扇出（InFO）或 CoWoS 的后端先進封裝技術來進一步整合其他芯片，打造一個強大的「3D×3D」系統(tǒng)級解決方案。

除了上述的亮點論文，臺積電亦對高通公司發(fā)表的論文「7 納米行動系統(tǒng)單晶片、5G 平臺技術及設計共同開發(fā)支援 PPA 與可制造性」有貢獻，闡述高通驍龍 TMSDM855 行動系統(tǒng)單晶片及采用 7 納米FinFET 技術的全球第一個商用 5G 平臺。