賽靈思推出了新款Zynq UltraScale+ RFSoCZCU111 評(píng)估套件，用于支持 RF 級(jí)模擬設(shè)計(jì)評(píng)估，便于廣大用戶(hù)親身嘗試這款顛覆性技術(shù)。該套件屬于同類(lèi)首創(chuàng)，采用 Zynq UltraScale+ RFSoC ，整合了多 Gb ADC 和 DAC 采樣功能以及 FPGA 邏輯。

同類(lèi)首創(chuàng)！

這款套件為什么是首創(chuàng)？所有其他類(lèi)型 RF-ADC/DAC 均為分離式架構(gòu)，這就需要購(gòu)買(mǎi) FPGA 評(píng)估卡外加ADC / DAC 子卡，并通過(guò) FMC 或其他連接器進(jìn)行連接。分離式實(shí)現(xiàn)方案在可用性和設(shè)計(jì)方面都面臨一些挑戰(zhàn)。分離式 ADC/DAC 解決方案的高速收發(fā)器功耗很高，此外 FPGA 和 DAC/ADC 之間的串行連接功耗也較高，例如 DAC/ADC 和 FPGA 之間的標(biāo)準(zhǔn)接口 JESD204。對(duì)通道數(shù)量較高的應(yīng)用而言（如 8x8），這就會(huì)額外增加 28W 的功耗。

同一個(gè)廠商，同一個(gè)設(shè)備，同一個(gè)參照設(shè)計(jì)

市面其他 ADC/DAC + FPGA 評(píng)估卡都需要采用兩家不同芯片廠商的相關(guān)工具，一個(gè)廠商的工具用于模擬 ADC/DAC 器件，再通過(guò)另一個(gè)廠商的工具開(kāi)展 FPGA 設(shè)計(jì)修改。這就會(huì)拖慢評(píng)估和原型設(shè)計(jì)進(jìn)度。另外遇到問(wèn)題時(shí)，可能無(wú)法判定應(yīng)該聯(lián)系哪家廠商尋求支持。有了 Zynq UltraScale+ RFSoC ZCU111 評(píng)估套件，只要一個(gè)廠商、一個(gè)器件、一個(gè)參考設(shè)計(jì)就夠了，直接提供簡(jiǎn)化體驗(yàn)，能管理 FPGA 并集成 DAC/ADC 。

8x8 評(píng)估功能

Zynq UltraScale+ RFSoC ZCU111 評(píng)估套件的集成優(yōu)勢(shì)包括板上空間占用少、低功耗、減少組件數(shù)量和 8x8 ADC/DAC 等，比購(gòu)買(mǎi)完整 8x8 ADC/DAC 外加 FPGA 功能套件評(píng)估系統(tǒng)的成本降低了 30% 到 50%。其他解決方案則需要多達(dá) 4 個(gè) ADC/DAC 板外加一個(gè) FPGA 板，才能測(cè)試相同的配置。

整體而言， ZCU111 評(píng)估套件演示了 Zynq UltraScale+ RFSoC 器件為 RF 模擬系統(tǒng)能夠帶來(lái)帶來(lái)同樣的優(yōu)勢(shì)：低功耗、面積小、簡(jiǎn)化的設(shè)計(jì)和更低的成本。