賽靈思PAM4調(diào)制是大勢(shì)所趨，為實(shí)現(xiàn)新一代以太網(wǎng)鋪平了道路

為幫助推進(jìn)新一輪以太網(wǎng)部署，Xilinx 將 58Gb/s 收發(fā)器集成于其 16nm FinFET+Virtex UltraScale+ FPGA系列。全新收發(fā)器架構(gòu)具有以下優(yōu)勢(shì)：

以 50G+ 線路速率突破數(shù)據(jù)傳輸?shù)奈锢順O限

采用新一代均衡技術(shù)，最大程度減少通道損耗

支持芯片間、模塊、直接附加線纜以及背板通信

PAM4 調(diào)制是大勢(shì)所趨

PAM4（或 4 級(jí)脈沖幅度調(diào)制）被公認(rèn)為是目前實(shí)現(xiàn)新一代線路速率的可擴(kuò)展性最高的多級(jí)信號(hào)協(xié)議，而且 Xilinx 正在通過光學(xué)互聯(lián)網(wǎng)論壇 (OIF) 及電氣電子工程師協(xié)會(huì) (IEEE) 幫助推動(dòng) 58G PAM4 標(biāo)準(zhǔn)化工作的發(fā)展。

為實(shí)現(xiàn)新一代以太網(wǎng)鋪平了道路

云計(jì)算、工業(yè)物聯(lián)網(wǎng)以及軟件定義網(wǎng)絡(luò)應(yīng)用等都將繼續(xù)加速和推動(dòng)對(duì)無限帶寬需求的發(fā)展。最新收發(fā)器架構(gòu)將幫助各大廠商：

在現(xiàn)有基礎(chǔ)架構(gòu)上讓帶寬翻番

擴(kuò)展 50G、100G、400G 端口以及太比特接口

評(píng)估用于開發(fā)其新一代解決方案的技術(shù)

新一代標(biāo)準(zhǔn)化線路速率是滿足這不斷提高的帶寬需求的關(guān)鍵

聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。舉報(bào)投訴