Mentor PADS軟件中的虛擬過(guò)孔的添加
虛擬過(guò)孔也被稱為T點(diǎn)或者是分支點(diǎn)，可以定義一個(gè)點(diǎn)，通常是從驅(qū)動(dòng)器到這個(gè)點(diǎn)“分支”出去到多個(gè)接受器，進(jìn)....
Cadence Allegro Xnet的創(chuàng)建詳細(xì)教程
Xnet是指在無(wú)源器件的兩端，兩個(gè)不同的網(wǎng)絡(luò)，但是本質(zhì)上其實(shí)是同一個(gè)網(wǎng)絡(luò)的這種情況。比如一個(gè)源端串聯(lián)....
Altium Designer軟件是怎樣設(shè)置等長(zhǎng)誤差的呢
在DDR的設(shè)計(jì)中，需要對(duì)數(shù)據(jù)線及地址線進(jìn)行分組及等長(zhǎng)來(lái)滿足時(shí)序匹配，通常DDR的數(shù)據(jù)線之間的長(zhǎng)度誤差....
元器件布局的規(guī)則
鍵信號(hào)線優(yōu)先：摸擬小信號(hào)、高速信號(hào)、時(shí)鐘信號(hào)和同步信號(hào)等關(guān)鍵信號(hào)優(yōu)先布線
Cadence Allegro網(wǎng)絡(luò)及網(wǎng)絡(luò)類的顏色設(shè)置管理
在PCB設(shè)計(jì)的時(shí)候，常常為了設(shè)計(jì)方便，會(huì)對(duì)某些特殊的網(wǎng)絡(luò)或者某一網(wǎng)絡(luò)類進(jìn)行顏色的分配。
Cadence Allegro DXF結(jié)構(gòu)圖的導(dǎo)入詳細(xì)教程
很多消費(fèi)類板卡的結(jié)構(gòu)都是異形的，由專業(yè)的CAD結(jié)構(gòu)工程師對(duì)其進(jìn)行精準(zhǔn)的設(shè)計(jì)，PCB布線工程師可以根據(jù)....
Cadence Allegro通過(guò)Excel表格創(chuàng)建元器件
在我們遇到引腳數(shù)量特別多的芯片時(shí)，此前用的創(chuàng)建元件的方法會(huì)顯得特別的麻煩，且費(fèi)時(shí)費(fèi)力，也會(huì)容易出現(xiàn)錯(cuò)....
凡億推出智能家居產(chǎn)品PCB Layout設(shè)計(jì)教程
四五年前，若是和別人交流談起智能家居，對(duì)方還會(huì)投來(lái)好奇和期待的眼光，正襟危坐期待你的“高談闊論”，了....
Cadence Allegro如何設(shè)置網(wǎng)格鋪銅
執(zhí)行菜單欄命令Shape--Global Dynamic Parameters命令，如下圖1所示。
Orcad Capture元件如何快速的重新編號(hào)
原理圖繪制常利用復(fù)制的功能，復(fù)制完之后會(huì)存在位號(hào)重復(fù)或者同類型元件編號(hào)雜亂的現(xiàn)象，使后期BOM表的整....
一文讀懂POE測(cè)試來(lái)龍去脈
POE全稱為Power Over Ethernet，是指通過(guò)10BASE-T、100BASE-TX、....
Cadence Allegro背鉆設(shè)置詳細(xì)介紹教程
然后選擇要背鉆的網(wǎng)絡(luò)，隨即會(huì)自動(dòng)彈出“Edit Properties”對(duì)話框，左邊的選項(xiàng)欄中選擇“B....
PADS Logic批量更改同封裝元件的可見(jiàn)性
第二步，在“元件特性”中，點(diǎn)擊“可見(jiàn)性”選項(xiàng)即可彈出“元件文本可見(jiàn)性”對(duì)話框，如圖3-95所示。根據(jù)....
在Allegro中如何進(jìn)行skill的安裝
在Allegro中如何進(jìn)行skill的安裝，下面就以下載FanySkill工具為例。
Altium Designer導(dǎo)出3D STEP模型的方法
3D STEP 模型一般是提供給專業(yè)的3D軟件進(jìn)行結(jié)構(gòu)核對(duì)，如Pro/Engineer。Altium....
MOS管柵源下拉電阻的作用 MOS管被擊穿的原因及解決方法
MOS是電壓驅(qū)動(dòng)元件，對(duì)電壓很敏感，懸空的G很容易接受外部干擾使MOS導(dǎo)通，外部干擾信號(hào)對(duì)G-S結(jié)電....
Allegro在導(dǎo)入網(wǎng)表文件時(shí)出現(xiàn)報(bào)錯(cuò)的解決方法
Allegro在導(dǎo)入網(wǎng)表文件時(shí)或者運(yùn)行軟件的時(shí)候出現(xiàn)如下截圖報(bào)錯(cuò)，很多網(wǎng)友找不到解決方法，其實(shí)是可以....
IC類器件的元件庫(kù)如何創(chuàng)建
對(duì)于IC類器件的元件庫(kù)，通常采用封裝向?qū)нM(jìn)行創(chuàng)建，下面以REF2030AIDDCR為例。
創(chuàng)建異形焊盤的四種方法
元件封裝所需的焊盤形狀種類繁多，而標(biāo)準(zhǔn)焊盤并不總是足夠的。要?jiǎng)?chuàng)建與上述不同的形狀，您必須創(chuàng)建自定義形....
Graphical Editing選項(xiàng)卡的設(shè)置
Graphical Editing選項(xiàng)卡包含原理圖圖形設(shè)計(jì)的相關(guān)信息。如圖2-25所示，進(jìn)入Grap....
Allegro 17.4常用系統(tǒng)參數(shù)的設(shè)置
系統(tǒng)參數(shù)設(shè)置窗口用于設(shè)置系統(tǒng)整體和各個(gè)模塊的參數(shù)，一般情況下，不需要對(duì)整個(gè)系統(tǒng)默認(rèn)參數(shù)進(jìn)行改動(dòng)設(shè)置，....
MLCC電容的結(jié)構(gòu)、特點(diǎn)及失效模式
A：多層陶瓷電容器是由印好電極（內(nèi)電極）的陶瓷介質(zhì)膜片以錯(cuò)位的方式疊合起來(lái)，經(jīng)過(guò)一次性高溫?zé)Y(jié)形成陶....
General選項(xiàng)卡常見(jiàn)設(shè)置的作用
優(yōu)化走線和總線：這個(gè)選項(xiàng)主要針對(duì)畫線，對(duì)于重復(fù)繪制的電氣導(dǎo)線會(huì)進(jìn)行移除。
3D封裝模型在PCB設(shè)計(jì)中的作用
答：以前傳統(tǒng)的PCB設(shè)計(jì)都是以2D方式創(chuàng)建的二維設(shè)計(jì)，然后人工手動(dòng)標(biāo)注后轉(zhuǎn)給機(jī)械設(shè)計(jì)工程師，機(jī)械設(shè)計(jì)....
orcad在移動(dòng)器件的時(shí)候怎么讓連線不跟著一起動(dòng)呢？
鼠標(biāo)左鍵選中元器件，按住鼠標(biāo)左鍵不松，就可以對(duì)元器件進(jìn)行任意位置的拖動(dòng)，若此元器件已經(jīng)與其它電路相連....
PCB中信號(hào)線的分類及區(qū)別概述
微帶線：是走在表面層(microstrip),附在PCB表面的帶狀走線，如圖2-23所示, 藍(lán)色部分....
怎么在orcad中點(diǎn)亮整個(gè)網(wǎng)絡(luò)
答：在原理圖進(jìn)行檢查的時(shí)候，為了核查網(wǎng)絡(luò)，有時(shí)候需要將一個(gè)網(wǎng)絡(luò)在整個(gè)原理圖中點(diǎn)亮，如圖Allegro....
Altium Designer 21系統(tǒng)參數(shù)的設(shè)置方法
系統(tǒng)參數(shù)設(shè)置窗口用于設(shè)置系統(tǒng)整體和各個(gè)模塊的參數(shù)，如圖2-13所示，左側(cè)羅列出了系統(tǒng)需要參數(shù)的設(shè)置項(xiàng)....
12個(gè)PCB Layout細(xì)節(jié)
第一就是與切割方向平行（使器件的機(jī)械應(yīng)力均勻，比如如果按照上圖左邊的方式來(lái)擺放，在拼板要拆分時(shí)貼片兩....
