一、Efinity工程 io_memoryClk是與存儲器接口共用的時鐘，需要連接正確。 UART ....
TJ375已經(jīng)支持PLL的動態(tài)配置。打開PLL在Advance Settings中的Dynamic ....
一、通過命令行燒寫 參考文檔Efinity Programmer User Guide部分，內(nèi)容如下....
易靈思的PCIe的demo目前已經(jīng)可以給客戶去演示。暫時先把操作的注意事項記錄下。 Ubuntu版本....
（1）如果工程直接復(fù)制另一個工程，路徑一定要修改，建議重新eclipse工程。 （2）clean P....
一、通過命令行燒寫 參考文檔Efinity Programmer User Guide部分，內(nèi)容如下....
一、通過命令行燒寫 參考文檔Efinity Programmer User Guide部分，內(nèi)容如下....
? 把燒寫文件和json文件提供給他人進(jìn)行調(diào)試 該方法是在不需要要提供源文件的情況下可以提供給別進(jìn)行....
外部更新 外部更新通過CBSEL來選擇，選擇External Controller Flash Im....
易靈思的FPGA在生成PLL的方式與別的廠家稍有區(qū)別，這與其的core和interface架構(gòu)是相對....
在trion要實(shí)現(xiàn)一個4選1時鐘復(fù)用或許比較麻煩。但是在鈦鑫上已經(jīng)給出了解決方案。這里以Ti60F2....
? （0）連接下載器之后什么也讀不出來 說明 ：一般為驅(qū)動沒有安裝，在device manger里面....
? （0）連接下載器之后什么也讀不出來 說明 ：一般為驅(qū)動沒有安裝，在device manger里面....
? Ti60F100片上Flash為16Mb，容量相對較小，對于很多應(yīng)用需要外擴(kuò)flash,而且很多....
在生成SoC時，會生成一個預(yù)定義bootloader .bin文件，用于指定soc的工程運(yùn)行的地址，....
該下載器把SPI與JTAG管腳進(jìn)行了分開處理。鑒于JTAG使用較多，SPI使用較少，所以把JTAG放....
（0）連接下載器之后什么也讀不出來 說明 ：一般為驅(qū)動沒有安裝，在device manger里面查看....
易靈思的PCIe的demo目前已經(jīng)可以給客戶去演示。暫時先把操作的注意事項記錄下。 Ubuntu版本....
簡介? ?? TI60F100-DK是一款采用易靈思Ti60F100開發(fā)的評估板。 采用底板和核心板....
最近陸續(xù)有客戶在評估易靈思的Ti180。Ti180的MIPI 2.5G是硬核。今天做一個簡單的移植來....
（0）連接下載器之后什么也讀不出來 說明 ：一般為驅(qū)動沒有安裝，在device manger里面查看....
? (1)UUID mismatch Efinity在Debug時會出現(xiàn)UUID mismatch錯....
準(zhǔn)備工作 PS模式首先要把Bitstream Generation中的 （1）JTAG模式選擇為Pa....
這里以鈦金的LVDS為例。 LVDS RX 時鐘選擇 LVDS時鐘的接收要連接名字為GPIOx_P_....
今天有客戶提出怎樣把用戶數(shù)據(jù)寫入到flash的操作，本來以為寫的programmer都不支持了，但是....
（1）如果工程直接復(fù)制另一個工程，路徑一定要修改，建議重新eclipse工程。 （2）clean P....
1、 軟件預(yù)設(shè)置2、新建工程3、添加源文件4、添加管腳約束5、添加GPIO6、PLL設(shè)置7、添加debug8、
一、 軟件預(yù)設(shè)置二、新建工程三、添加源文件四、添加管腳約束五、添加GPIO六、PLL設(shè)置七、IPM添加IP八、
1、 軟件預(yù)設(shè)置2、新建工程3、添加源文件4、添加管腳約束5、添加GPIO6、PLL設(shè)置7、添加debug8、
接口處理top接口output ? ? ?system_i2c_0_io_sda_writeEnable,ou
RISC V的I2C操作
