FPGA中同步異步時鐘域信號的處理
最常用的約束有IO管腳位置約束和電平幅度約束，這個很好理解。另外，就是對時鐘網(wǎng)絡(luò)約束。這個是很重要的....
在FPGA設(shè)計中FIFO的使用技巧
FIFO是在FPGA設(shè)計中使用的非常頻繁，也是影響FPGA設(shè)計代碼穩(wěn)定性以及效率等得關(guān)鍵因素。在數(shù)據(jù)....
FPGA中ROM與RAM相關(guān)知識匯總
一、基本概念 最熟悉的兩個詞語應(yīng)該是RAM與ROM，RAM（Random Access Memory....
FPGA芯片配置分類及配置方式
廣義的來說，F(xiàn)PGA的配置包括直接使用下載電纜對FPGA器件進(jìn)行編程、對外部EEPROM和FLASH....
FPGA的硬件架構(gòu)和工作原理
一、FPGA的硬件架構(gòu)和工作原理 1.1早期的PROM技術(shù)實(shí)現(xiàn) 在上世紀(jì)60年代以后，小規(guī)模集成電路....
VHDL與Verilog硬件描述語言如何用TestBench來進(jìn)行仿真
VHDL與Verilog硬件描述語言在數(shù)字電路的設(shè)計中使用的非常普遍，無論是哪種語言，仿真都是必不可....
異步FIFO用格雷碼的原因有哪些
異步FIFO通過比較讀寫地址進(jìn)行滿空判斷，但是讀寫地址屬于不同的時鐘域，所以在比較之前需要先將讀寫地....
FPGA設(shè)計中的電源管理
過去，F(xiàn)PGA設(shè)計者主要關(guān)心時序和面積使用率問題。但隨著FPGA不斷取代ASSP和ASIC器件，設(shè)計....
簡述低功耗FPGA設(shè)計技術(shù)
芯片對功耗的苛刻要求源于產(chǎn)品對功耗的要求。集成電路的迅速發(fā)展以及人們對消費(fèi)類電子產(chǎn)品的需求日新月異，....
怎樣去設(shè)計一種基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸硬件？
本文研究的是基于FPGA的以太網(wǎng)的MAC層數(shù)據(jù)處理，目的是能廣泛應(yīng)用于多種嵌入式網(wǎng)絡(luò)設(shè)備的前端設(shè)計，....
ARM、DSP、FPGA它們有什么區(qū)別？
ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計了大量高性能....
怎么用具有內(nèi)部數(shù)字濾波器的高速ADC簡化AFE濾波呢
傳統(tǒng)的工業(yè)數(shù)據(jù)采集設(shè)計通常需要對模數(shù)轉(zhuǎn)換器 （ADC） 之前的模擬前端 （AFE） 進(jìn)行復(fù)雜的濾波處....
PCI總線如何與中斷控制器的信號相連？
PCI總線使用INTA#、INTB#、INTC#和INTD#信號向處理器發(fā)出中斷請求。
