由于應(yīng)用領(lǐng)域不同其所需總線速率也不同，目前接觸到的設(shè)計(jì)，pcie 3.0局多，主要是CPU與交換機(jī)之....

基于xilinx k7 325t實(shí)現(xiàn)的千兆網(wǎng)udp協(xié)議，只需要設(shè)置好IP，端口，就可以直接給數(shù)據(jù)，基....

在汽車電子、工業(yè)自動(dòng)化等眾多領(lǐng)域，CAN 總線作為一種可靠的通信協(xié)議被廣泛應(yīng)用。而 AS32S601....

本項(xiàng)目探討了基于FPGA控制器的無葉風(fēng)扇，它能夠帶來無葉片的空氣流動(dòng)體驗(yàn)。FPGA的靈活性和性能使得....

SPI（Serial Peripheral Interface）是一種全雙工同步串行通其核心信號(hào)引腳....

該工程實(shí)現(xiàn)了PL通過HP接口（8個(gè)字節(jié)）下使用AXI協(xié)議往DDR中寫數(shù)據(jù)。PS讀取處理。

卷積神經(jīng)網(wǎng)絡(luò)（CNN)可以分為卷積層、池化層、激活層、全鏈接層結(jié)構(gòu)，本篇要實(shí)現(xiàn)的，就是CNN的卷積層....

使用DDR4這個(gè)IP核時(shí)，時(shí)鐘如何架構(gòu)十分關(guān)鍵，DDR4 IP對(duì)時(shí)鐘有特殊的要求，可以是差分時(shí)鐘也可....

ZYNQ系列的FPGA設(shè)計(jì)方法大同小異，都是PL+PS架構(gòu)，只需要理清楚有多少個(gè)BANK，哪些BAN....

隨著 AI、視頻處理、加密和高性能計(jì)算需求的增長(zhǎng)，單一 CPU 已無法滿足低延遲、高吞吐量的計(jì)算需求....

用 FPGA 從底層開始搭建一個(gè) NFC PCD (讀卡器)，支持 ISO14443A 標(biāo)準(zhǔn)。

CAN總線作為工業(yè)和汽車領(lǐng)域最常用的通信總線，具有拓?fù)浣Y(jié)構(gòu)簡(jiǎn)潔、可靠性高、傳輸距離長(zhǎng)等優(yōu)點(diǎn)。CAN總....

FOC控制算法對(duì)傳感器采樣速率和處理器算力提出了一定的要求，使用 FPGA 實(shí)現(xiàn)的 FOC 可以獲得....

“上位”指的是在控制層級(jí)中處于較高、更接近用戶的計(jì)算機(jī)。 通常是一臺(tái)通用計(jì)算機(jī)，如工控機(jī)、PC、筆記....

由于ZYNQ-PS端的BANK502基本就是為DDR設(shè)計(jì)的，所以原理圖設(shè)計(jì)非常簡(jiǎn)單：幾乎就是PIN ....

Virtex-7 FPGA的時(shí)鐘輸入主要通過其全局時(shí)鐘緩沖器（BUFG、BUFH等）和時(shí)鐘管理模塊（....

FPGA(Field-Programmable Gate Array)，現(xiàn)場(chǎng)可編程邏輯門陣列，它是一....

在FPGA開發(fā)領(lǐng)域，與高速ADC芯片如AD9680協(xié)同工作是一項(xiàng)充滿挑戰(zhàn)但又極具樂趣的任務(wù)。今天咱們....

上板測(cè)試后，發(fā)現(xiàn)FPGA與電腦之間存在報(bào)文交互，交互正常。

本文提出了基于可編程邏輯門陣列(field programmable gate array，F(xiàn)PGA....

本篇將介紹該款A(yù)DC的16通道/10bit/100MSPS工作模式下的開發(fā)過程。

此選項(xiàng)根據(jù)你所用的FPGA型號(hào)確定GT類型，我所用的是7k325t系列，故GT類型為GTX。

當(dāng)使用不同版本的Vivado打開工程時(shí)，IP核被鎖定的情況較為常見。不同版本的Vivado對(duì)IP核的....

本章以太網(wǎng)通信實(shí)驗(yàn)是基于ZYNQ-MZ702P開發(fā)板進(jìn)行實(shí)現(xiàn)，在配置方面，需要讀者自主修改不同的地方....

在Vivado的時(shí)序約束中，-invert是用于控制信號(hào)極性的特殊參數(shù)，應(yīng)用于時(shí)鐘約束（Clock ....

在 HDL 代碼中標(biāo)記待觀測(cè)信號(hào)，添加 (* mark_debug = "true" *) 屬性（V....

高層次綜合（HLS）是一種將高級(jí)編程語言（如C、C++或SystemC）轉(zhuǎn)換為硬件描述語言（HDL）....

FFT 的輸出不是 “連續(xù)的頻率譜”，而是離散的、等寬的頻率區(qū)間，每個(gè)區(qū)間就稱為一個(gè) “頻率倉”（簡(jiǎn)....

Vivado HLS是一款強(qiáng)大的高層次綜合工具，可將C/C++代碼轉(zhuǎn)換為硬件描述語言（HDL），顯著....

ZYNQ 的程序固化是指將程序代碼永久存儲(chǔ)到非易失性存儲(chǔ)器中，使系統(tǒng)上電后能自動(dòng)加載運(yùn)行的過程。主要....