基于FPGA的SOC設(shè)計(jì)技術(shù)的硬核與軟核處理器的區(qū)別和聯(lián)系
SOPC技術(shù)，即軟核處理器，最早是由Altera公司提出來(lái)的，它是基于FPGA的SOC片上系統(tǒng)設(shè)計(jì)技....
FPGA的基本結(jié)構(gòu)、數(shù)據(jù)存儲(chǔ)及配置方式
FPGA 可編程的特性決定了其實(shí)現(xiàn)數(shù)字邏輯的結(jié)構(gòu)不能像專用 ASIC 那樣通過(guò)固定的邏輯門電路來(lái)完成....
FPGA技術(shù)優(yōu)勢(shì)、應(yīng)用方案及發(fā)展分析
1）靈活性：通過(guò)對(duì) FPGA 編程，F(xiàn)PGA 能夠執(zhí)行 ASIC 能夠執(zhí)行的任何邏輯功能。FPGA ....
FPGA設(shè)計(jì)的八個(gè)技術(shù)技巧
這里的面積指一個(gè)設(shè)計(jì)消耗FPGA/CPLD的邏輯資源的數(shù)量，對(duì)于FPGA可以用消耗的FF（觸發(fā)器）和....
FPGA設(shè)計(jì)中時(shí)序分析的概念分析
時(shí)鐘的時(shí)序特性主要分為抖動(dòng)（Jitter）、偏移（Skew）、占空比失真（Duty Cycle Di....
FPGA執(zhí)行計(jì)算密集型任務(wù)性能表現(xiàn)及優(yōu)勢(shì)有哪些
FPGA可用于處理多元計(jì)算密集型任務(wù)，依托流水線并行結(jié)構(gòu)體系，F(xiàn)PGA相對(duì)GPU、CPU在計(jì)算結(jié)果返....
Verilog HDL高級(jí)數(shù)字設(shè)計(jì)
第一句話是：還沒學(xué)數(shù)電的先學(xué)數(shù)電。然后你可以選擇verilog或者VHDL，有C語(yǔ)言基礎(chǔ)的，建議選擇....
什么是數(shù)字邏輯設(shè)計(jì)
我在數(shù)字邏輯設(shè)計(jì)方面并沒有經(jīng)驗(yàn)。也就是說(shuō)，直到最近我才決定嘗試設(shè)計(jì)自己的 CPU，并在 FPGA 上....
什么是數(shù)字邏輯設(shè)計(jì)？我應(yīng)該使用什么工具？
上文中我們指出，不管我們是創(chuàng)建自定義 ASIC 芯片還是配置 FPGA，都可以使用相同的數(shù)字邏輯設(shè)計(jì)....
FPGA內(nèi)部詳細(xì)架構(gòu)
為了便于管理和適應(yīng)多種電器標(biāo)準(zhǔn)，F(xiàn)PGA 的 IOB 被劃分為若干個(gè)組（Bank），每個(gè) Bank ....
三種跨時(shí)鐘域處理的方法
跨時(shí)鐘域處理是FPGA設(shè)計(jì)中經(jīng)常遇到的問(wèn)題，而如何處理好跨時(shí)鐘域間的數(shù)據(jù)，可以說(shuō)是每個(gè)FPGA初學(xué)者....
