日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA研究院

文章:102 被閱讀:32.9w 粉絲數(shù):24 關(guān)注數(shù):0 點(diǎn)贊數(shù):10

廣告

聊聊那些導(dǎo)致時(shí)序約束不收斂的常見(jiàn)問(wèn)題

做FPGA開(kāi)發(fā)的同學(xué),十有八九都被時(shí)序約束折磨過(guò)。代碼寫(xiě)得好好的,仿真也沒(méi)問(wèn)題,一跑綜合實(shí)現(xiàn)就報(bào)一堆....
的頭像 FPGA研究院 發(fā)表于 05-06 17:17 ?63次閱讀
聊聊那些導(dǎo)致時(shí)序約束不收斂的常見(jiàn)問(wèn)題

同步復(fù)位和異步復(fù)位到底該用哪個(gè)

做FPGA/數(shù)字IC設(shè)計(jì)的,平時(shí)寫(xiě)得最多的可能就是復(fù)位邏輯了。但你有沒(méi)有這種感覺(jué):看別人代碼,有的用....
的頭像 FPGA研究院 發(fā)表于 04-22 09:42 ?419次閱讀
同步復(fù)位和異步復(fù)位到底該用哪個(gè)

高速數(shù)字PCB為什么不能全自動(dòng)布線

說(shuō)起來(lái),每次看到新來(lái)的工程師對(duì)著PCB設(shè)計(jì)軟件猛點(diǎn)"自動(dòng)布線"按鈕,我都忍不住想上去攔一把。不是我看....
的頭像 FPGA研究院 發(fā)表于 04-22 09:41 ?1365次閱讀
高速數(shù)字PCB為什么不能全自動(dòng)布線

100MHz和1GHz高速接口在PCB設(shè)計(jì)上的核心差異

記得剛工作那會(huì)兒,師父讓我畫(huà)一塊控制板,上面有幾十MHz的時(shí)鐘和幾百兆的DDR。那是我第一次意識(shí)到,....
的頭像 FPGA研究院 發(fā)表于 04-20 09:33 ?2324次閱讀
100MHz和1GHz高速接口在PCB設(shè)計(jì)上的核心差異

高速數(shù)字電路回流路徑怎么找

回流路徑沿著阻抗最低的路徑流動(dòng),高頻時(shí)就是信號(hào)線下方的參考平面。
的頭像 FPGA研究院 發(fā)表于 04-11 17:11 ?1183次閱讀
高速數(shù)字電路回流路徑怎么找

從翻轉(zhuǎn)率入手優(yōu)化FPGA功耗

說(shuō)起來(lái),F(xiàn)PGA功耗優(yōu)化這個(gè)話題,在圈子里屬于那種"都知道重要,但真到實(shí)戰(zhàn)又不知道從哪下手"的類(lèi)型。....
的頭像 FPGA研究院 發(fā)表于 04-10 10:55 ?245次閱讀
從翻轉(zhuǎn)率入手優(yōu)化FPGA功耗

基于FPGA的高效除法器設(shè)計(jì)

FPGA可以通過(guò)除號(hào)直接實(shí)現(xiàn)除法,但是當(dāng)除數(shù)或被除數(shù)位寬較大時(shí),計(jì)算會(huì)變得緩慢,導(dǎo)致時(shí)序約束不能通過(guò)....
的頭像 FPGA研究院 發(fā)表于 10-28 14:56 ?2519次閱讀
基于FPGA的高效除法器設(shè)計(jì)

如何用FPGA實(shí)現(xiàn)4K視頻的輸入輸出與處理

在游戲、影視和顯示領(lǐng)域,4K 已經(jīng)成為標(biāo)配。而今天,我們就來(lái)聊聊——如何用 FPGA 實(shí)現(xiàn) 4K 視....
的頭像 FPGA研究院 發(fā)表于 10-15 10:47 ?2452次閱讀
如何用FPGA實(shí)現(xiàn)4K視頻的輸入輸出與處理

PathFinder在FPGA中的角色與缺陷

自 1990 年代末以來(lái),PathFinder 一直是 FPGA 布線(routing)階段的主力算....
的頭像 FPGA研究院 發(fā)表于 10-15 10:44 ?664次閱讀
PathFinder在FPGA中的角色與缺陷

詳解FPGA的輸入輸出處理

inout端口DataBus作為輸出的時(shí)候值為DataOut,作為輸入時(shí)為高阻態(tài)。
的頭像 FPGA研究院 發(fā)表于 10-15 10:42 ?1857次閱讀
詳解FPGA的輸入輸出處理

使用Chip2Chip+Aurora實(shí)現(xiàn)一個(gè)簡(jiǎn)單的DEMO

你有沒(méi)有遇過(guò)這種情況:系統(tǒng)里有兩塊 FPGA 或者 FPGA + CPU + FPGA,需要它們之間....
的頭像 FPGA研究院 發(fā)表于 10-10 10:09 ?984次閱讀
使用Chip2Chip+Aurora實(shí)現(xiàn)一個(gè)簡(jiǎn)單的DEMO

如何在FPGA部署AI模型

如果你已經(jīng)在用 MATLAB 做深度學(xué)習(xí),那一定知道它的訓(xùn)練和仿真體驗(yàn)非常絲滑。但當(dāng)模型要真正落地到....
的頭像 FPGA研究院 發(fā)表于 09-24 10:00 ?4663次閱讀
如何在FPGA部署AI模型

圖像傳感器實(shí)際上是如何工作的

FPGA 廣泛應(yīng)用于各種圖像處理應(yīng)用,包括醫(yī)療和科學(xué)成像、空間成像、汽車(chē)和國(guó)防領(lǐng)域。
的頭像 FPGA研究院 發(fā)表于 09-06 09:54 ?1469次閱讀
圖像傳感器實(shí)際上是如何工作的

FPGA FOC驅(qū)動(dòng)編碼器模塊介紹

在多路FOC驅(qū)動(dòng)板上,一共是支持了兩種編碼器和兩種角度獲取方式,分別是AS5047P和MT6835,....
的頭像 FPGA研究院 發(fā)表于 09-06 09:50 ?5868次閱讀
FPGA FOC驅(qū)動(dòng)編碼器模塊介紹

一文詳解xilinx 7系列FPGA配置技巧

本文旨在通過(guò)講解不同模式的原理圖連接方式,進(jìn)而配置用到引腳的含義(手冊(cè)上相關(guān)引腳含義有四、五頁(yè),通過(guò)....
的頭像 FPGA研究院 發(fā)表于 08-30 14:35 ?11472次閱讀
一文詳解xilinx 7系列FPGA配置技巧

基于FPGA實(shí)現(xiàn)FOC算法之Clark模塊設(shè)計(jì)

今天給大家講解的是FOC流程中的Clark變換,在流程圖中的位置如下圖所示。
的頭像 FPGA研究院 發(fā)表于 08-27 09:21 ?1744次閱讀
基于FPGA實(shí)現(xiàn)FOC算法之Clark模塊設(shè)計(jì)

FPGA時(shí)序分析工具TimeQuest詳解

上述代碼所描述的邏輯電路在Cyclone IV E的EP4CE10F17C8(65nm)這個(gè)器件上能....
的頭像 FPGA研究院 發(fā)表于 08-06 14:54 ?4382次閱讀
FPGA時(shí)序分析工具TimeQuest詳解

ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素

本文描述了ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素,包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)....
的頭像 FPGA研究院 發(fā)表于 07-29 10:01 ?5639次閱讀
ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素

10個(gè)RTL優(yōu)化實(shí)戰(zhàn)技巧

今天我給大家總結(jié)10個(gè)實(shí)戰(zhàn)級(jí)優(yōu)化技巧,每條都有具體案例,助你從根源上搞定資源問(wèn)題!
的頭像 FPGA研究院 發(fā)表于 07-21 15:01 ?1056次閱讀

基于FPGA實(shí)現(xiàn)FOC算法之PWM模塊設(shè)計(jì)

哈嘍,大家好,從今天開(kāi)始正式帶領(lǐng)大家從零到一,在FPGA平臺(tái)上實(shí)現(xiàn)FOC算法,整個(gè)算法的框架如下圖所....
的頭像 FPGA研究院 發(fā)表于 07-17 15:21 ?3741次閱讀
基于FPGA實(shí)現(xiàn)FOC算法之PWM模塊設(shè)計(jì)

如何構(gòu)建帶有VGA輸出的低分辨率熱成像

在本文中,我們將介紹如何構(gòu)建帶有VGA輸出的低分辨率熱成像。該解決方案基于Melexis MLX90....
的頭像 FPGA研究院 發(fā)表于 07-15 11:06 ?4401次閱讀
如何構(gòu)建帶有VGA輸出的低分辨率熱成像

RTL級(jí)機(jī)器人電機(jī)控制器的FPGA設(shè)計(jì)

借助Verilog,在FPGA中實(shí)現(xiàn)了帶編碼器的兩臺(tái)電機(jī)的電機(jī)控制系統(tǒng)的RTL級(jí)設(shè)計(jì)。
的頭像 FPGA研究院 發(fā)表于 07-07 14:01 ?3128次閱讀
RTL級(jí)機(jī)器人電機(jī)控制器的FPGA設(shè)計(jì)

FPGA的基礎(chǔ)概念和應(yīng)用場(chǎng)景

在現(xiàn)代電子科技飛速發(fā)展的浪潮中,F(xiàn)PGA(Field Programmable Gate Array....
的頭像 FPGA研究院 發(fā)表于 06-30 16:13 ?4827次閱讀
FPGA的基礎(chǔ)概念和應(yīng)用場(chǎng)景

FPGA定點(diǎn)和浮點(diǎn)數(shù)學(xué)運(yùn)算實(shí)例對(duì)比

在創(chuàng)建 RTL 示例時(shí),經(jīng)常使用 VHDL 2008 附帶的 VHDL 包。它提供了出色的功能,可以....
的頭像 FPGA研究院 發(fā)表于 06-23 09:53 ?1180次閱讀
FPGA定點(diǎn)和浮點(diǎn)數(shù)學(xué)運(yùn)算實(shí)例對(duì)比

Altera FPGA與高速ADS4249和DAC3482的LVDS接口設(shè)計(jì)

引言: 本文以TI的ADS4249(ADC)和DAC3482(DAC)之間的接口為例,介紹Alter....
的頭像 FPGA研究院 發(fā)表于 06-19 10:05 ?3446次閱讀
Altera FPGA與高速ADS4249和DAC3482的LVDS接口設(shè)計(jì)

FPGA使用Cordic算法求解角度正余弦值

在進(jìn)行坐標(biāo)變換的時(shí)候,需要計(jì)算角度的正余弦值,而在FPGA中是不能直接進(jìn)行求解的,需要采用其它的方式....
的頭像 FPGA研究院 發(fā)表于 06-19 09:54 ?1568次閱讀
FPGA使用Cordic算法求解角度正余弦值

FPGA與高速ADC接口簡(jiǎn)介

本文介紹FPGA與高速ADC接口方式和標(biāo)準(zhǔn)以及JESD204與FPGA高速串行接口。
的頭像 FPGA研究院 發(fā)表于 06-12 14:18 ?3441次閱讀
FPGA與高速ADC接口簡(jiǎn)介

詳解I2S時(shí)序

01 整體概括 最近調(diào)試了一款音頻采集芯片wm8731,包含兩路音頻輸入(ADC)和一路音頻輸出(D....
的頭像 FPGA研究院 發(fā)表于 11-26 17:16 ?3940次閱讀
詳解I2S時(shí)序

?ISP算法及架構(gòu)分析介紹

一、ISP算法及架構(gòu)分析介紹 ISP即Image Signal Processor,是一種圖像處理架....
的頭像 FPGA研究院 發(fā)表于 11-26 10:05 ?3234次閱讀
?ISP算法及架構(gòu)分析介紹

找到精通大功率PCB設(shè)計(jì)的工程師真的很難嗎

在電子工程的世界里,大功率PCB工程師就像是隱藏在幕后的超級(jí)英雄,他們用電路板作為畫(huà)布,以電子元件為....
的頭像 FPGA研究院 發(fā)表于 11-18 10:52 ?1530次閱讀
南通市| 蓬溪县| 阳泉市| 新津县| 来宾市| 汤阴县| 松潘县| 徐州市| 永城市| 长岭县| 怀宁县| 湖口县| 启东市| 双柏县| 拜泉县| 宜兰县| 龙南县| 祁东县| 吉隆县| 喜德县| 通道| 大姚县| 诸暨市| 南康市| 大厂| 凉城县| 台东县| 平顶山市| 梧州市| 涟源市| 金堂县| 滨州市| 高邮市| 曲松县| 临泽县| 英超| 铜鼓县| 象山县| 台湾省| 琼结县| 东方市|