本文將介紹使用MATLAB和Simulink創(chuàng)建FPGA原型的最佳方法。這些最佳方法包括：在設(shè)計過程初期分析定點量化的效應(yīng)并優(yōu)化字長，產(chǎn)生更小、更高效的實現(xiàn)方案；利用自動HDL代碼生成功能，
2013-01-28 11:08:08
17103 
FPGA 非常適合精密電機控制，在這個項目中，我們將創(chuàng)建一個簡單的電機控制程序，在此基礎(chǔ)上可以構(gòu)建更復(fù)雜的應(yīng)用。
2023-08-11 09:06:331845 
生成時鐘包括自動生成時鐘（又稱為自動衍生時鐘）和用戶生成時鐘。自動生成時鐘通常由PLL或MMCM生成，也可以由具有分頻功能的時鐘緩沖器生成如7系列FPGA中的BUFR、UltraScale系列
2024-01-11 09:50:093808 
大家好！又到了每日學(xué)習(xí)的時間了，今天我們聊一聊FPGA做開發(fā)的時候，有哪些設(shè)計規(guī)范，從文檔到工程建立等，聊一聊也許你會學(xué)到很多東西，少走很多彎路哦！在團隊項目開發(fā)中，為了使開發(fā)的高效性、一
2018-02-24 15:58:03
FPGA入門：第一個工程實例之工程創(chuàng)建 本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA/CPLD邊練邊學(xué)——快速入門Verilog/VHDL》書中代碼請訪問網(wǎng)盤：http://pan.baidu.com/s
2015-02-12 11:14:55
VHDL代碼書寫規(guī)范可供參考，但是相信每一個稍微規(guī)范點的做FPGA設(shè)計的公司都會為自己的團隊制定一套供參考的代碼書寫規(guī)范。畢竟一個團隊中，大家的代碼書寫格式達到基本一致的情況下，相互查閱、整合或移植起來
2019-04-16 04:08:09
1. 概要本篇文章主要介紹在FPGA設(shè)計中如何使用本GXFPGA驅(qū)動創(chuàng)建一個中斷事件/請求。2. 簡介中斷作為硬件與軟件握手和同步的手段而被廣泛使用，可用于表示硬件進程的完成或軟件執(zhí)行過程中的請求
2018-08-31 15:12:06
選項編譯執(zhí)行生成HEX文件二、一個51程序設(shè)計和仿真在keil5上重新建一個工程選上C51芯片創(chuàng)建文本輸入代碼保存.c文件并進行編譯編譯后執(zhí)行生成HEX文件建立proteus工程進行仿真建立新工程找出
2021-12-17 06:24:32
你好，當(dāng)我嘗試創(chuàng)建一個stm32項目時，在生成代碼的最后一步，我遇到了這個警告并且沒有生成代碼。在嘗試解壓 stm32cube 包后，它說“目標(biāo)目錄已經(jīng)存在”。我確實已經(jīng)下載并解壓縮了包。但它似乎沒有使用該文件夾和文件。我是否必須刪除我解壓縮的那個然后創(chuàng)建項目？
2022-12-27 06:51:29
LABVIEW里面生成程序規(guī)范，源文件，和始終包括是什么意思？謝謝了
2013-05-01 16:27:00
當(dāng)VI中含有 NI SoftMotion中的運動函數(shù)模塊如Straight Line Move函數(shù)時，生成應(yīng)用程序時總出錯，這是怎么回事
2014-09-02 21:04:23
?LabVIEW創(chuàng)建的PDA應(yīng)用程序不是一個合法的Pocket PC應(yīng)用程序通過LabVIEW 的PDA模塊（Pocket PC）成功創(chuàng)建了一個LabVIEW VI，然后把它編譯成一個PDA應(yīng)用程序
2022-04-20 20:35:46
‘工具’-‘通過VI生成應(yīng)用程序(EXE)...’2、點擊繼續(xù)，可以更改一下程序生成規(guī)范名稱，如圖，其它不用動，點擊‘生成’ 3、點擊完成后，如圖，新建安裝程序 4、可修改產(chǎn)品信息-產(chǎn)品名稱-恒凱
2022-09-09 18:40:18
創(chuàng)建的二進制文件及VI，無需重新編譯。該改進適用于獨立應(yīng)用程序(EXE)、共享庫(DLL)以及打包項目庫。要使二進制文件向后兼容，請根據(jù)您的程序生成規(guī)范，勾選特定對話框高級頁面上的以下復(fù)選框：程序生成規(guī)范
2017-05-02 12:56:07
NI Package Manager創(chuàng)建程序包
要使用PackageManager創(chuàng)建程序包，即把相關(guān)的組件都放在一個目錄下，使用命令行創(chuàng)建程序包。
程序包是一個壓縮文件，包含要安裝到目標(biāo)位置
2023-11-19 20:11:01
立創(chuàng)、中興PCB元件創(chuàng)建及命名規(guī)范
2021-02-24 16:59:14
VI創(chuàng)建所需的全部設(shè)置，例如需包含的文件、要創(chuàng)建的目錄和對VI目錄的設(shè)置。創(chuàng)建和配置以下各種類型的程序生成規(guī)范：源代碼發(fā)布－源代碼發(fā)布可用來把一系列源文件打包。源文件發(fā)布可把代碼發(fā)送其他開發(fā)人員供其在
2009-05-30 09:57:19
調(diào)規(guī)范的，特別是對于大的設(shè)計（無論軟件還是硬件），不按照規(guī)范走幾乎是不可實現(xiàn)的。邏輯設(shè)計也是這樣：如果不按規(guī)范做的話，過一個月后調(diào)試時發(fā)現(xiàn)有錯，回頭再看自己寫的代碼，估計很多信號功能都忘了，更不要說檢錯
2012-08-10 18:51:22
創(chuàng)建工程可執(zhí)行程序的話會生成一個.ioc文件，然后可以使用MX配置生成代碼，
但創(chuàng)建靜態(tài)庫工程的話并沒有生成.ioc文件，請教一下如何使用。
感謝?。。。。。。。。?！
2024-03-12 08:04:13
）2.labview 在生成調(diào)用excel的應(yīng)用程序時，為什么在編寫程序的電腦上可以正常運行，但是在其他電腦上運行不了。labview的生成規(guī)范應(yīng)該怎么設(shè)置呢？
2021-07-15 19:32:26
在labview中編程，其輸出有數(shù)組，如圖左上所示，生成了數(shù)組值【5,10,15】；將程序通過項目中的程序生成規(guī)范生成共享庫DLL文件，如圖右邊所示；然后將生成的DLL在labview中進行調(diào)用，在
2016-08-19 16:18:38
在大規(guī)模的復(fù)制程序時，要在每臺PC機上安裝labview是一個浪費時間的事情，而生成安裝包后就不用在安裝labview浪費時間了具體步奏，文字+上圖：打開項目瀏覽器——程序生成規(guī)范+鼠標(biāo)右擊——新建
2013-01-20 15:41:30
創(chuàng)建工程可執(zhí)行程序的話會生成一個.ioc文件，然后可以使用MX配置生成代碼，
但創(chuàng)建靜態(tài)庫工程的話并沒有生成.ioc文件，請教一下如何使用。
感謝?。。。。。。。。?！
2023-08-09 07:37:16
我做了一個VI項目，想生成安裝程序安裝在其他電腦上（未安裝LabVIEW）。但是在新電腦上安裝后卻說缺少一個dll文件，然而那個dll文件在項目的依賴關(guān)系中是存在的（如附件所示）。我想問是不是這個dll文件沒有和其他VI一起打包到安裝程序里面？如果沒有，應(yīng)該怎么設(shè)置？ 先謝謝各位大神了！
2016-02-25 14:26:20
我在項目里添加了一Vi，設(shè)置了輸入和輸出控制，然后保存。在生成應(yīng)用程序規(guī)范-新建-應(yīng)用程序或者安裝程序或者共享庫，都沒有反應(yīng)。我的labview程序已經(jīng)激活了，這是什么什么呢 ？
2014-11-02 18:17:39
華為FPGA設(shè)計規(guī)范
2012-08-17 10:58:39
華為FPGA設(shè)計規(guī)范
2012-08-20 23:35:47
本文詳細討論了基于FPGA的mif文件創(chuàng)建與使用，對于mif文件創(chuàng)建與使用均給出了兩種可行性的方法。mif文件具有固定格式，而對mif文件使用主要就是對mif。文件begin與end之間的內(nèi)容進行修改。本文以四位二進制加法查找表的實現(xiàn)為例，給出了m（Matlab）語言源程序。
2021-05-06 06:04:19
這里寫自定義目錄標(biāo)題歡迎使用Markdown編輯器新的改變功能快捷鍵合理的創(chuàng)建標(biāo)題，有助于目錄的生成如何改變文本的樣式插入鏈接與圖片如何插入一段漂亮的代碼片生成一個適合你的列表創(chuàng)建一個表格設(shè)定內(nèi)容
2021-12-01 07:23:43
我的板子已經(jīng)有了一個 ioc 文件。所以我使用它為 Touchgfx Designer 創(chuàng)建了一個應(yīng)用程序模板。但是當(dāng)我在 Designer 中生成代碼時，我收到有關(guān)找不到該 ioc 文件的錯誤
2023-01-05 06:32:57
其發(fā)送到HDMI輸出端口。我知道如何生成一個位文件并將其加載到FPGA上，但在設(shè)置環(huán)境時我真的很新。你能給我一些方向嗎？
2019-09-06 09:30:15
請問如何使用LabVIEW和FPGA來創(chuàng)建一個自動化的微控制器測試系統(tǒng)？
2021-04-09 06:08:00
你好，我想駕駛一臺基于圖16F1459的濕度發(fā)生器通過labview。沒有用于labview的驅(qū)動程序，我使用labview的驅(qū)動程序生成器創(chuàng)建一個。不幸的是，我總是有一個溝通的渠道（散裝管道不存在
2019-10-31 13:07:23
目中添加Sub VI.lvlib2.4 在項目底部，程序生成規(guī)范>右鍵>新建>打包庫2.5 在屬性頁源文件中選擇需要需要打包的庫2.6 在屬性頁信息中,設(shè)置打包庫生成目錄到新的目錄
2019-05-24 09:00:59
大家好，我正在使用zedboard創(chuàng)建一個AXI接口應(yīng)用程序，以突發(fā)模式從ARM發(fā)送64字節(jié)數(shù)據(jù)到FPGA。為此，我在vivado中創(chuàng)建了一個自定義AXI從站，選擇它作為AXI FULL（因為AXI
2020-08-12 10:37:46
我在生成應(yīng)用程序的時候，右鍵點擊程序生成規(guī)范，點擊新建，只有源代碼發(fā)布和web兩項，沒有應(yīng)用程序，安裝程序以及DLL和ZIP等，是因為我沒有應(yīng)用程序生成器的問題嗎？那去哪可以整一個免費的LabVIEW2009 應(yīng)用程序生成器？求高手教我
2012-09-04 09:19:25
為了在您每次登入您的計算機時完成自動連接，請選擇Reconnect at logon復(fù)選框。h.點擊Finish按鈕。5.創(chuàng)建一個應(yīng)用程序生成規(guī)范并設(shè)置共享文件夾的目標(biāo)路徑。 開始準備a.打開您希望
2019-04-08 09:42:14
XPS中設(shè)計了您的硬件平臺，最終為FPGA生成了一個比特流?！边@是真實的，我就是這樣?，F(xiàn)在它說，“......你將硬件平臺描述導(dǎo)出到軟件開發(fā)套件（SDK）?！笔謨哉f要遵循以下步驟：1.在PlanAhead
2020-03-23 09:19:10
怎么設(shè)計一款基于SCA規(guī)范下的FPGA硬件抽象層?
2021-05-08 06:51:46
怎樣去創(chuàng)建一個新的安卓程序應(yīng)用呢？有哪些創(chuàng)建步驟？
2022-03-04 12:41:44
\DataSocketServer Control.vi生成應(yīng)用程序或共享庫(DLL):請確保在應(yīng)用程序或共享庫的程序生成規(guī)范中已正確包括所有動態(tài)加載的VI。LabVIEW Real-Time:無法
2013-05-23 17:45:19
對 TouchGFX 生成的項目進行了完全相同的設(shè)置。我比較了兩個生成的文件并添加了缺少的文件，如 BSP 驅(qū)動程序。當(dāng)我編譯由 TouchGFX 生成的項目時，它會提供一個大的 .bin 文件（~2 GB
2023-01-05 07:10:13
轉(zhuǎn) 本帖介紹一個用 STM32CubeMX 快速生成一個 SDIO+FATFS讀寫程序的方法。程序員只需要簡單的配置步驟，就可以創(chuàng)建一個MDK工程。輸入少量代碼，無需了解SD卡底層操作和繁雜的初始化
2016-09-10 18:03:31
就是如下圖別人的軟件都有“依賴關(guān)系，程序生成規(guī)范”這個選項為什么我的沒有，（同一個安裝包）
2018-10-29 17:09:47
在源程序中調(diào)用dll文件，其功能可以正常使用。生成可執(zhí)行文件后就沒用了，為什么。已經(jīng)在生成規(guī)范中將該dll文件放入了始終包括中
2018-10-11 21:08:50
如何創(chuàng)建一個DSP/BIOS程序實驗?zāi)康?#1048698; 掌握DSP/BIOS的的開發(fā)步驟 認識DSP/BIOS程序中各文件的含義 掌握如何使用DSP/BIOS配置工具實驗內(nèi)容
2010-04-07 10:56:16
71 mif文件的創(chuàng)建與使用是在基于FPGA的系統(tǒng)設(shè)計中引入ROM的關(guān)鍵環(huán)節(jié)。對mif文件的創(chuàng)建與使用展開詳細討論，給出兩種可行性方法，并引入實例在MAX+PLUS Ⅱ環(huán)境下做了詳細的仿真
2010-12-13 17:47:2942 創(chuàng)建一個函數(shù)庫
上述程序中的rand和bubble_sort函數(shù)很實用，很可能在您寫其他程序時也能派上用場。為了能更方便地重復(fù)使用，您可以為它們創(chuàng)建一個實用工具函數(shù)庫。
2009-07-29 11:18:443289 用大多數(shù)FPGA都可以實現(xiàn)一個數(shù)字UWB(超寬帶)脈沖發(fā)生器。本設(shè)計可以創(chuàng)建一個兩倍于FPGA時鐘頻率的脈沖信號(
2011-09-06 11:59:486142 
FPGA中IP核的生成，簡單介紹Quartus II生成IP核的基本操作，簡單實用挺不錯的資料
2015-11-30 17:36:1512 使用CubeMX生成TCPEchoServer程序
2015-12-08 11:45:090 【LabVIEW從入門到精通】2.5 子程序的創(chuàng)建與調(diào)用
2016-01-08 15:43:280 華清遠見FPGA代碼-在Xilinx的FPGA開發(fā)板上運行第一個FPGA程序
2016-10-27 18:07:5423 華清遠見FPGA代碼-在Altera的FPGA開發(fā)板上運行第一個FPGA程序
2016-10-27 18:07:5416 LabVIEW程序，關(guān)于生成Excel報表的程序
2016-12-28 10:54:24119 QNX程序創(chuàng)建指南
2017-01-03 17:40:480 由于Zedboard是ARM+FGPA的架構(gòu)，所以在使用的時候經(jīng)常會涉及到關(guān)于FPGA設(shè)計方面的知識，對于像我這樣對FPGA一竅不通的人來說，這是一個不可逾越的障礙(至少目前是)。
2017-02-09 15:07:122029 Author: KiKiCompany：Digilent ChinaEmail : Date: 2012.02.14 目的 如 圖所示，我們會創(chuàng)建一個基于OpenFlow Switch的網(wǎng)絡(luò)。
2017-02-11 05:35:332593 從Zynq第一塊開發(fā)板推出開始就一直試用并發(fā)布博文分享實踐經(jīng)驗的亞當(dāng).泰勒（Adam Taylor）先生， 剛剛在EEtimes的網(wǎng)站上發(fā)布了一篇非常給力的文章，名字叫做創(chuàng)建可靠FPGA設(shè)計的10 大技巧（英文） 無論對于初學(xué)者還是有經(jīng)驗的FPGA設(shè)計者都是一份寶貴的資料，推薦收藏并分享！
2017-11-16 16:53:07909 兩種方式可顯示該頁面： 右鍵單擊項目瀏覽器窗口中FPGA終端下的程序生成規(guī)范，從快捷菜單中選擇新建?編譯，打開編譯屬性對話框。在類別列表中選擇Xilinx選項，可顯示該頁。 如FPGA程序生成規(guī)范已
2017-11-17 19:07:062442 使用FPGA終端創(chuàng)建應(yīng)用程序前，必須創(chuàng)建一個LabVIEW項目。然后添加FPGA終端至該項目并創(chuàng)建FPGA VI。
2017-11-18 02:47:232878 LabVIEW使用IP集成節(jié)點方便的整合Xilinx內(nèi)核生成IP至FPGA VI。按照下列步驟添加Xilinx內(nèi)核生成器IP至FPGA VI。 1、在支持的FPGA終端下新建一個空白VI，并顯示VI
2017-11-18 05:56:222433 同屬一個LabVIEW項目的FPGA VI或程序生成規(guī)范的引用?？蓭ы椖績?nèi)部或外部的任意位文件的引用。 如要打開FPGA VI的引用，FPGA終端、FPGA VI和主控VI必須位于同一個LabVIEW項目中。如打開位文件的引用，主控VI無需位于該項目中。
2017-11-18 06:05:013234 本文檔內(nèi)容介紹了一個STM32CubeMX生成一個SD卡讀寫程序，由于本程序是直接操作SD卡的物理扇區(qū)，而直接寫物理扇區(qū)可能會破壞SD卡原有的文件系統(tǒng)，所以代碼中沒有進行寫操作的演示，有興趣的朋友可自已實驗，但要提前備份SD卡內(nèi)的文件。
2018-01-08 11:23:0357 本文檔詳解如何創(chuàng)建一個STM32工程，供參考
2018-03-30 11:46:0831 C語言變成規(guī)范
2018-05-24 14:36:3813 Synergy ISDE 視頻教程-使用Synergy項目生成器創(chuàng)建和構(gòu)建新的Synergy項目
2018-07-20 01:25:003591 本篇文章主要介紹在FPGA設(shè)計中如何使用本GXFPGA驅(qū)動創(chuàng)建一個中斷事件/請求。
中斷作為硬件與軟件握手和同步的手段而被廣泛使用，可用于表示硬件進程的完成或軟件執(zhí)行過程中的請求。Gx3500
2018-09-07 14:34:186 那么，程序和進程(process)的區(qū)別又是什么呢?
2018-10-06 11:53:007097 FPGA I/O 優(yōu)化功能提供了自動化 FPGA 符號生成流程，該流程與原理圖設(shè)計和 PCB 設(shè)計相集成，可節(jié)省大量創(chuàng)建 PCB 設(shè)計的時間，同時提高原理圖符號的總體質(zhì)量和準確性。
2019-05-20 06:16:003867 
FPGA的I / O優(yōu)化提供了一個自動化的FPGA符號生成過程集成的原理圖和PCB設(shè)計,節(jié)省天的PCB設(shè)計創(chuàng)建時間的整體質(zhì)量和準確性,同時增加你的原理圖符號。
2019-10-16 07:06:003230 本文檔的主要內(nèi)容詳細介紹的是EDA原理圖庫與PCB庫創(chuàng)建規(guī)范的詳細說明。
2020-04-24 08:00:000 Prevost和他的博士生Sanchita Ghose被自動Foley系統(tǒng)的想法所吸引，開始創(chuàng)建了一個多層機器學(xué)習(xí)程序。他們創(chuàng)建了兩種不同的模型，可以在第一步中使用，包括識別視頻中的動作并確定合適的聲音。
2020-09-04 14:19:491668 一、地址概念和程序如何運行在多道程序環(huán)境下，要使程序運行，必須先為之創(chuàng)建進程。而創(chuàng)建進程的第一件事，便是將程序和數(shù)據(jù)裝入內(nèi)存。如何將一個用戶源程序變?yōu)?b class="flag-6" style="color: red">一個可在內(nèi)存中執(zhí)行的程序，通常都要經(jīng)過以下幾個
2021-11-11 11:19:274459 
、使用步驟1.引入庫2.讀入數(shù)據(jù)總結(jié)歡迎使用Markdown編輯器新的改變功能快捷鍵合理的創(chuàng)建標(biāo)題，有助于目錄的生成如何改變文本的樣式插入鏈接與圖片如何插入一段漂亮的代碼片生成一個適合你的列表創(chuàng)建一個表格設(shè)定內(nèi)容居中、居左、居右SmartyPants創(chuàng)建一
2021-12-03 13:36:023 LiteX 框架為創(chuàng)建 FPGA 內(nèi)核/SoC、探索各種數(shù)字設(shè)計架構(gòu)和創(chuàng)建完整的基于 FPGA 的系統(tǒng)提供了方便高效的基礎(chǔ)架構(gòu)。
2022-09-13 09:04:142475 在實際工作中，許多公司對Verilog程序編寫規(guī)范都有要求。在公司內(nèi)部統(tǒng)一Verilog程序編寫規(guī)范不僅可以增強程序的可讀性、可移植性，而且也有助于邏輯工程師之間交流、溝通，提升邏輯組成員之間的團隊協(xié)作能力。本文就大部分公司常見的Verilog程序編寫規(guī)范作一個介紹。
2022-09-15 09:35:584816 電子發(fā)燒友網(wǎng)站提供《使用FPGA創(chuàng)建RISC V系統(tǒng).zip》資料免費下載
2022-11-08 10:26:454 電子發(fā)燒友網(wǎng)站提供《如何創(chuàng)建一個簡單的溫度計.zip》資料免費下載
2022-11-15 10:15:470 電子發(fā)燒友網(wǎng)站提供《創(chuàng)建一個Arduino UNO鬧鐘.zip》資料免費下載
2022-12-27 10:35:290 PLC Logic下的“Motion Solution_Generated”，可查看伺服的代碼。 MSW為每個軸都生成一個全局變量列表以及一個程序。
2023-03-08 15:33:00934 本節(jié)主要介紹如何在Automation Builder中創(chuàng)建一個新工程，創(chuàng)建的工程項目樹的基本結(jié)構(gòu)，以及如何跟PLC建立連接等。 2_具體操作介紹 1.新建工程 打開Automation
2023-03-08 15:44:002480 
FPGA設(shè)計的五個主要任務(wù)：邏輯綜合、門級映射、整體功能邏輯布局、邏輯資源互連布線，最后生成FPGA的bit流
2023-04-06 09:39:451510 LiteX 框架為創(chuàng)建 FPGA 內(nèi)核/SoC、探索各種數(shù)字設(shè)計架構(gòu)和創(chuàng)建完整的基于 FPGA 的系統(tǒng)提供了方便高效的基礎(chǔ)架構(gòu)。
2023-06-28 09:08:051323 
電子發(fā)燒友網(wǎng)站提供《分形生成FPGA設(shè)計練習(xí).zip》資料免費下載
2023-07-06 10:09:470 FPGA 設(shè)計工程師需要對如何創(chuàng)建系統(tǒng)以及使用行業(yè)軟件和工具有深入的了解。在軟件方面，設(shè)計工程師必須知道如何建模自己的設(shè)計，并通過一系列測試保證正確的運行。業(yè)界有許多這種高級建模程序，包括Matlab，Simulink，Octave，Verdi等等。
2023-08-01 09:20:51840 本教程提供了全面的信息，將幫助您了解如何創(chuàng)建 Altera? FPGA 設(shè)計并在您的開發(fā)板。
2023-08-16 11:44:2420 在此示例中，將用于程序代碼可視化和監(jiān)控的對象連接到控制程序。您先前已在 STEP 7 中創(chuàng)建了一個程序（用于運輸傳送帶上的生產(chǎn)單位）。
2023-09-04 15:27:369575 
。創(chuàng)建工程本篇文章我們來創(chuàng)建第一個AWTK程序，也就是HelloWorld程序，它總共包含兩個頁面，先來看下最終效果圖：圖1Hello工程兩個頁面的效果預(yù)覽首頁包含兩
2023-12-01 08:24:411420 
近日，美國德克薩斯大學(xué)宣稱他們將創(chuàng)建一個學(xué)術(shù)界最強大的生成性人工智能（AI）研究中心，該中心將配備600個Nvidia H100 GPU用于AI模型的訓(xùn)練，該計算機集群被命名為Vista，目前由德克薩斯高級計算中心（TACC）負責(zé)托管。
2024-05-28 09:06:061283
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論