芯片，是最近的熱門(mén)話(huà)題，我們要關(guān)注的不僅僅是手機(jī)芯片，也要關(guān)注汽車(chē)芯片，更何況智能網(wǎng)聯(lián)汽車(chē)業(yè)需要大量的芯片，其中，最重要的就是自動(dòng)駕駛計(jì)算平臺(tái)需要用到的芯片。北京時(shí)間5月21日，總部位于美國(guó)加州圣克拉拉市的半導(dǎo)體公司Achronix，在中國(guó)深圳舉辦交流會(huì)，宣布推出全新的7nm FinFETSpeedster7t系列產(chǎn)品，該產(chǎn)品可以滿(mǎn)足人工智能/機(jī)器學(xué)習(xí)（AI/ML）和高帶寬數(shù)據(jù)加速應(yīng)用的需求。

人工智能和機(jī)器學(xué)習(xí)的一大應(yīng)用就是自動(dòng)駕駛，領(lǐng)頭羊Waymo采用的是英特爾CPU+Altera FPGA的方案來(lái)解決自動(dòng)駕駛所需要的數(shù)據(jù)融合和算法處理，因?yàn)镻FGA作為硬件加速器，可以作為GPU的有效補(bǔ)充，應(yīng)用為汽車(chē)主控芯片。

據(jù)Achronix總裁兼首席執(zhí)行官Robert Blake介紹，Speedster7t系列基于一種高度優(yōu)化的全新架構(gòu)，從而獲得有類(lèi)似ASIC一樣的性能、可簡(jiǎn)化設(shè)計(jì)的FPGA靈活性和增強(qiáng)功能，會(huì)遠(yuǎn)高于傳統(tǒng)的FPGA解決方案。在中國(guó)自動(dòng)駕駛領(lǐng)域，也有部分的公司采用了FPGA的方案，配合CPU或者GPU，搭建自己的解決方案，Achronix新推出的7nm FPGA系列產(chǎn)品Speedster7t，提供了Altera、Xilinx之外的多一種選擇，也給國(guó)內(nèi)FPGA廠商壓力。

智能網(wǎng)聯(lián)汽車(chē)對(duì)計(jì)算的要求在不斷提高，尤其是自動(dòng)駕駛技術(shù)在面臨多傳感器數(shù)據(jù)融合處理的問(wèn)題，傳統(tǒng)的汽車(chē)MCU的算力是滿(mǎn)足不了要求了，GPU、FPGA、ASIC等AI芯片就開(kāi)始進(jìn)入汽車(chē)市場(chǎng)。正如前面所言，自動(dòng)駕駛領(lǐng)域的全球領(lǐng)頭羊Waymo，也是采用CPU+FPGA的方案，其計(jì)算平臺(tái)采用了英特爾Xeon 12核以上CPU，搭配了Altera的Arria系列FPGA芯片，并且采用英飛凌的Aurix系列MCU作為CAN或FleRay網(wǎng)絡(luò)的通信連接。

在中信證券許英博的研究報(bào)告認(rèn)為，在汽車(chē)主控芯片領(lǐng)域，GPU 仍將保持通用汽車(chē)主控芯片的主流地位， FPGA作為有效補(bǔ)充， ASIC 將成終極方向。目前，人工智能及智能駕駛算法尚未定型，GPU作為通用加速器，預(yù)計(jì)仍將在相當(dāng)長(zhǎng)一段時(shí)間內(nèi)保持其汽車(chē)主控芯片的主流地位； FPGA 作為硬件加速器， 料將成為 GPU 的有效補(bǔ)充；將來(lái)如果全部或部分智能駕駛算法得以固化， ASIC 將成為最優(yōu)性?xún)r(jià)比的終極選擇。

除了采用7nm FinFET工藝制造（7nm真的很貴?。?，Speedster7t系列產(chǎn)品的優(yōu)勢(shì)在于全新的架構(gòu)，以平衡片上處理、互連和外部輸入輸出接口（I/O），以實(shí)現(xiàn)數(shù)據(jù)密集型應(yīng)用吞吐量的最大化，這些應(yīng)用場(chǎng)景可見(jiàn)于基于邊緣計(jì)算和基于服務(wù)器的AI/ML應(yīng)用、網(wǎng)絡(luò)處理和存儲(chǔ)。

高性能計(jì)算和機(jī)器學(xué)習(xí)系統(tǒng)的一個(gè)重點(diǎn)要求就是高片外存儲(chǔ)器帶寬，這樣可以為多個(gè)數(shù)據(jù)流提供存儲(chǔ)源和緩沖，據(jù)介紹，Speedster7t器件是唯一支持GDDR6的FPGA，每個(gè)GDDR6存儲(chǔ)器都能夠支持512Gbps的帶寬，多達(dá)8個(gè)GDDR6控制器則可以支持4Tbps的GDDR6累計(jì)帶寬。

Speedster7t系列產(chǎn)品之所以能夠支持如此高的帶寬，是因?yàn)樵撓盗挟a(chǎn)品專(zhuān)門(mén)為高帶寬應(yīng)用進(jìn)行了設(shè)計(jì)，具有一個(gè)革命性的全新二維片上網(wǎng)絡(luò)（2D NoC），以及一個(gè)高密度全新機(jī)器學(xué)習(xí)處理器（MLP）模塊陣列，從而把FPGA的可編程性與ASIC的布線(xiàn)結(jié)構(gòu)和計(jì)算引擎結(jié)合起來(lái)，創(chuàng)造了一類(lèi)全新的“FPGA+”技術(shù)。

正如前面所言，可能現(xiàn)階段自動(dòng)駕駛還處于“試錯(cuò)”階段，F(xiàn)PGA可編程的特點(diǎn)可以在現(xiàn)在贏得市場(chǎng)，但是隨著自動(dòng)駕駛技術(shù)的發(fā)展，其算法逐漸穩(wěn)定，需要將算法進(jìn)行SoC的時(shí)候，可能就是ASIC的天下了。

對(duì)于Speedster7t的設(shè)計(jì)方Achronix公司而言，這個(gè)問(wèn)題已經(jīng)考慮到了，基于Achronix公司是一家既提供獨(dú)立FPGA芯片又提供Speedcore嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）的公司，Achronix在SpeedcoreEFPGA IP中采用了與Speedster7t FPGA中使用的同一種技術(shù)，可支持從Speedster7t FPGA到ASIC的無(wú)縫轉(zhuǎn)換。

FPGA應(yīng)用通常具有必須保持可編程性的功能，而其他固定功能則是應(yīng)用于特定的系統(tǒng)應(yīng)用。對(duì)于ASIC的轉(zhuǎn)換而言，固定功能可以被固化進(jìn)ASIC結(jié)構(gòu)中，從而減少芯片面積、成本和功耗。據(jù)Achronix介紹，當(dāng)使用SpeedcoreeFPGA IP將Speedster7t FPGA轉(zhuǎn)換為ASIC時(shí)，用戶(hù)有望節(jié)省高達(dá)50%的功耗并且降低90%的成本。這個(gè)能夠?qū)崿F(xiàn)的話(huà)，可以讓Achronix公司的Speedster7t系列產(chǎn)品，在自動(dòng)駕駛領(lǐng)域，應(yīng)該會(huì)有著較好的應(yīng)用前景。