完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫為您提供最新技術(shù)文章，最實用的電子技術(shù)文章，是您了解電子技術(shù)動態(tài)的最佳平臺。
版圖設(shè)計人員和 CAD 工程師利用多種工具，例如 Calibre RealTime 平臺和 Calibre nmDRC Recon 早期設(shè)計 DRC 工具，來加速他們的 DRC 收斂過程，從而將其流片計劃縮短數(shù)周之多。...
智能科技已經(jīng)無縫融入到每個人的生活中。使用智能音箱查詢天氣、播放歌曲、甚至進(jìn)行會議提醒確實很方便，但如果黑客能夠訪問你所有的數(shù)據(jù)和交易信息，那會不會是一場災(zāi)難呢？在萬物智能（Pervasive Intelligence）時代，人工智能（AI）和安全已經(jīng)成為超越傳統(tǒng)芯片設(shè)計界限的關(guān)鍵因素。 半導(dǎo)體行業(yè)...
當(dāng)前的電源設(shè)計正越來越多地轉(zhuǎn)向更高級別的架構(gòu)，包括高效拓?fù)浜蛿?shù)字電源。因此，工程師們現(xiàn)在希望通過人工智能進(jìn)行更大量的數(shù)字仿真，以推動日益復(fù)雜的設(shè)計以及電源和射頻工作。...
DFT Design For Test，可測性設(shè)計。芯片內(nèi)部往往都自帶測試電路，DFT的目的就是在設(shè)計的時候就考慮將來的測試。DFT的常見方法就是，在設(shè)計中插入掃描鏈，將非掃描單元（如寄存器）變?yōu)閽呙鑶卧?..
十多年來，EDA高層管理人員一直在尋求擴展到相鄰市場的機會但無果。實際上，直到2016年西門子以45億美元收購Mentor Graphics之前，該領(lǐng)域唯一重要的一步是朝相反的方向邁出的。自那時以來，有三件事發(fā)生了根本性的變化。...
一個完整的電路設(shè)計中必然包含前仿真和后仿真兩個部分，它們都屬于芯片驗證中的關(guān)鍵環(huán)節(jié)。...
封裝內(nèi)集成的基本單元是上一步完成的裸芯片或者小芯片Chiplet，我們稱之為功能單元 (Function Unit)，這些功能單元在封裝內(nèi)集成形成了SiP。...
從液態(tài)的熔融硅中生長單晶硅的及基本技術(shù)稱為直拉法（Czochralski）。半導(dǎo)體工業(yè)中超過90%的單晶硅都是采用這種方法制備的。...
在當(dāng)前高速設(shè)計中，主流的還是PAM4的設(shè)計，包括當(dāng)前的56G，112G以及接下來的224G依然還是這樣。突破摩爾定律2.5D和3D芯片的設(shè)計又給高密度高速率芯片設(shè)計帶來了空間。...
EDA，是指電子設(shè)計自勱化（ Electronic Design Automation）用于芯片設(shè)計時的重要工具，設(shè)計時工程師會用程式碼規(guī)劃芯片功能，再透過EDA 工具讓程式碼轉(zhuǎn)換成實際的電路設(shè)計圖。...
制程技術(shù)決定了芯片上晶體管的尺寸和密度。較小的晶體管尺寸意味著更高的集成度，可以提供更高的性能和更低的功耗。...
先進(jìn)封裝中架構(gòu)的豐富性和失敗的高成本鼓勵器件設(shè)計流程和封裝廠之間更密切的合作。EDA 公司和 OSAT 正在開發(fā)協(xié)作設(shè)計工具集，以提高封裝性能、降低成本并縮短集成封裝的上市時間。...
納米片晶體管并不能拯救摩爾定律，也不能解決代工廠在最先進(jìn)工藝節(jié)點上面臨的所有挑戰(zhàn)。為了克服這些問題，代工廠正在尋求各種創(chuàng)新，例如背面供電（BSPD），以在節(jié)省功耗的同時從晶體管之間的互聯(lián)中獲得更多性能。...
機遇總是與挑戰(zhàn)并存，目前國內(nèi)在高端EDA工具研發(fā)方面，面臨著如Synopsys、Cadence和Mentor等國際EDA供應(yīng)商的巨大挑戰(zhàn)，即使是作為本土最大的EDA公司，華大九天目前也只能夠提供產(chǎn)業(yè)所需EDA解決方案的1/3左右。...
SOC ( System on Chip）是在同一塊芯片中集成了CPU、各種存儲器、總線系統(tǒng)、專用模塊以及多種l/O接口的系統(tǒng)級超大規(guī)模集成電路。 由于SOC芯片的規(guī)模比較大、內(nèi)部模塊的類型以及來源多樣，因此SOC芯片的DFT面臨著諸多問題。...
當(dāng)IC設(shè)計的規(guī)模越來越大，功能和復(fù)雜度越來越高時，不斷增加的功耗密度，成為了阻礙高性能芯片開發(fā)的一道壁壘。...
考慮當(dāng)今使用的層次結(jié)構(gòu)形式的最簡單方法是要求工程師從概念上設(shè)計一個系統(tǒng)。他們可能會開始繪制一個包含大塊的框圖，其中包含 CPU、編碼器、顯示子系統(tǒng)等標(biāo)簽。這不是一個功能層次結(jié)構(gòu)，盡管許多劃分的塊被認(rèn)為是提供功能的。這也不是純粹的結(jié)構(gòu)分解，因為在芯片中，一切都變成了晶體管的無定形海洋。...
在現(xiàn)代通信技術(shù)中，半雙工和全雙工數(shù)據(jù)傳輸是兩種常見的數(shù)據(jù)傳輸方式。本文將為大家詳細(xì)解析這兩種傳輸方式在芯片設(shè)計中的應(yīng)用和區(qū)別，幫助大家更好地理解芯片設(shè)計中的通信原理。...
DIP是很多中小規(guī)模集成電路喜歡采用的封裝形式，其引腳數(shù)一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳，在使用時，需要插入到具有DIP結(jié)構(gòu)的芯片插座上，也可以直接插在電路板上進(jìn)行焊接，如傳統(tǒng)的8051單片機很多采用這種封裝形式。...
關(guān)注我們的微信
下載發(fā)燒友APP
機器人發(fā)燒友
