電子發(fā)燒友網(wǎng)>EDA/IC設(shè)計(jì)>
EDA/IC設(shè)計(jì)
電子發(fā)燒友網(wǎng)本欄目為EDA/IC設(shè)計(jì)專區(qū)，有豐富的EDA/IC設(shè)計(jì)應(yīng)用知識(shí)與EDA/IC設(shè)計(jì)資料，可供EDA/IC行業(yè)人群學(xué)習(xí)與交流。
差分信號(hào)線的原理和優(yōu)缺點(diǎn)分析
差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì)，什么另它這么倍受青睞呢？在PCB設(shè)計(jì)中又如何能保證其良好的性能呢？帶著...
2019-05-20 標(biāo)簽：PCB設(shè)計(jì)PCB設(shè)計(jì)差分信號(hào)線 16680
高速PCB數(shù)字電路系統(tǒng)中的幾種端接方式分析
在高速PCB數(shù)字電路系統(tǒng)中，傳輸線上阻抗不匹配會(huì)造成信號(hào)反射，并出現(xiàn)過(guò)沖、下沖和振鈴等信號(hào)畸變，而當(dāng)傳輸線的時(shí)延TD大于信號(hào)上升時(shí)間RT的20％時(shí)，反射的影響就不能忽視了，不然將帶來(lái)...
2019-05-20 標(biāo)簽：PCB設(shè)計(jì)數(shù)字電路PCB設(shè)計(jì)數(shù)字電路端接 3046
基于信號(hào)完整性的高速PCB設(shè)計(jì)
借助功能強(qiáng)大的Cadence公司SPEECTRAQuest仿真軟件，利用IBIS模型，對(duì)高速信號(hào)進(jìn)行信號(hào)完整性仿真分析是一種高效可行的分析方法，可以發(fā)現(xiàn)信號(hào)完整性問(wèn)題，根據(jù)仿真結(jié)果在信號(hào)完整性相關(guān)問(wèn)題上...
2019-05-20 標(biāo)簽：信號(hào)完整性高速PCB設(shè)計(jì) 1954
PCB互連設(shè)計(jì)測(cè)試技術(shù)解析
PCB互連設(shè)計(jì)技術(shù)包括測(cè)試、仿真以及各種相關(guān)標(biāo)準(zhǔn)，其中測(cè)試是驗(yàn)證各種仿真分析結(jié)果的方法和手段。優(yōu)秀的測(cè)試方法和手段是保證PCB互連設(shè)計(jì)分析的必要條件，對(duì)于傳統(tǒng)的信號(hào)波形測(cè)試，主要...
2019-05-20 標(biāo)簽：PCB設(shè)計(jì)測(cè)試技術(shù)互連設(shè)計(jì) 1520
高速高密度PCB設(shè)計(jì)的趨勢(shì)分析
信號(hào)完整性主要指信號(hào)在信號(hào)線上傳輸?shù)馁|(zhì)量1當(dāng)電路信號(hào)能以要求的時(shí)序( timing) 、持續(xù)時(shí)間和電壓幅值到達(dá)接收芯片的引腳時(shí),該電路就有好的信號(hào)完整性。當(dāng)信號(hào)不能正常響應(yīng)或信號(hào)質(zhì)量不能...
2019-05-20 標(biāo)簽：PCB設(shè)計(jì)EDA技術(shù) 1355
PCB設(shè)計(jì)中的常見(jiàn)問(wèn)題解析
選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz 的頻率)時(shí)這材質(zhì)問(wèn)題會(huì)比較重要。例如，現(xiàn)在常用...
2019-05-20 標(biāo)簽：PCB設(shè)計(jì)布線PCB設(shè)計(jì)布線高頻干擾 1242
如何用HyperLynx解決高速數(shù)據(jù)采集板中的阻抗匹配問(wèn)題
本次設(shè)計(jì)中高速數(shù)據(jù)采集板的技術(shù)指標(biāo)如下：a）垂直分辨率12bit；b）雙通道同時(shí)工作交替采樣，單通道采樣率為500MSPS；c）有效分辨率位數(shù)大于等于10bits；d）信噪比SNR》62dB。該采集板系統(tǒng)的主...
2019-05-21 標(biāo)簽：阻抗匹配PCB設(shè)計(jì)HyperLynxHyperLynxPCB設(shè)計(jì)數(shù)據(jù)采集板阻抗匹配 4226
如何對(duì)PCB進(jìn)行阻抗控制
通常多層板最外面的兩個(gè)介質(zhì)層都是浸潤(rùn)層，在這兩層的外面使用單獨(dú)的銅箔層作為外層銅箔。外層銅箔和內(nèi)層銅箔的原始厚度規(guī)格，一般有0.5OZ、1OZ、2OZ（1OZ約為35um或1.4mil）三種，但經(jīng)過(guò)一系...
2019-05-21 標(biāo)簽：PCB設(shè)計(jì)阻抗控制 6744
PCB特性阻抗控制精度化的設(shè)計(jì)
最初對(duì)PCB確立±10%的控制精度要求是由電路中800MHz頻率信號(hào)的Direc Rambus 型的DRAM模塊（RIMM）應(yīng)用所提出的，這是為了保證計(jì)算機(jī)主機(jī)和交換機(jī)的內(nèi)部電路實(shí)現(xiàn)更高速的動(dòng)作。不僅搭載RIMM的計(jì)算機(jī)...
2019-05-21 標(biāo)簽：PCB設(shè)計(jì)阻抗控制特性阻抗 1589
高速PCB電子系統(tǒng)設(shè)計(jì)所面臨的挑戰(zhàn)有哪些
當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號(hào)的完整性問(wèn)題；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，除非使用高速電路設(shè)計(jì)知識(shí)，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無(wú)法工作。因此，高速電路設(shè)計(jì)技術(shù)已經(jīng)成...
2019-05-21 標(biāo)簽：PCB設(shè)計(jì)電磁干擾高速電路電子系統(tǒng)設(shè)計(jì) 1391
PCB布板的9個(gè)常見(jiàn)接地問(wèn)題解答
在現(xiàn)代接地概念中、對(duì)于線路工程師來(lái)說(shuō)，該術(shù)語(yǔ)的含義通常是‘線路電壓的參考點(diǎn)’；對(duì)于系統(tǒng)設(shè)計(jì)師來(lái)說(shuō)，它常常是機(jī)柜或機(jī)架；對(duì)電氣工程師來(lái)說(shuō)，它是綠色安全地線或接到大地的意思。...
如何消除PCB布線中的地線干擾
什么是地線？大家在教科書上學(xué)的地線定義是：地線是作為電路電位基準(zhǔn)點(diǎn)的等電位體。這個(gè)定義是不符合實(shí)際情況的。實(shí)際地線上的電位并不是恒定的。如果用儀表測(cè)量一下地線上各點(diǎn)之間的...
PCB互連設(shè)計(jì)的各種技巧介紹
RF工程設(shè)計(jì)方法必須能夠處理在較高頻段處通常會(huì)產(chǎn)生的較強(qiáng)電磁場(chǎng)效應(yīng)。這些電磁場(chǎng)能在相鄰信號(hào)線或PCB線上感生信號(hào)，導(dǎo)致令討厭的串?dāng)_（干擾及總噪聲），并且會(huì)損害系統(tǒng)性能?；?fù)p主要...
2019-05-21 標(biāo)簽：印刷電路板PCB設(shè)計(jì)互連設(shè)計(jì) 1279
PCB設(shè)計(jì)中非常關(guān)鍵的實(shí)用技巧總結(jié)
在protel99中添加庫(kù)的方法：在自己的ddb文件中（當(dāng)前的項(xiàng)目文件或者另外專門為放這個(gè)庫(kù)而建一個(gè)）導(dǎo)入（import）你要添加的。lib文件，然后在原理圖編輯環(huán)境的 “browse liberary”框的“add/move”...
2019-05-22 標(biāo)簽：PCB設(shè)計(jì)PowerPCBEDA設(shè)計(jì) 1907
如何設(shè)計(jì)出一個(gè)高質(zhì)量的高速PCB板
總的來(lái)說(shuō)，設(shè)計(jì)好一個(gè)高質(zhì)量的高速PCB板，應(yīng)該從信號(hào)完整性(SI---Signal Integrity)和電源完整性(PI---Power Integrity )兩個(gè)方面來(lái)考慮。盡管比較直接的結(jié)果是從信號(hào)完整性上表現(xiàn)出來(lái)的，但究其成因...
2019-05-22 標(biāo)簽：PCB板EDA工具PCB設(shè)計(jì) 2990
如何實(shí)現(xiàn)高速PCB設(shè)計(jì)的信號(hào)完整性
信號(hào)質(zhì)量可能受多方面的影響：信號(hào)通道中出現(xiàn)噪聲或其他雜亂信號(hào)、信號(hào)通道布線差、外部源的傳導(dǎo)或輻射、系統(tǒng)本身產(chǎn)生的噪聲。上述所有因素結(jié)合在一起會(huì)導(dǎo)致接收眼圖縮小。除電路板級(jí)...
2019-05-22 標(biāo)簽：ICPCB設(shè)計(jì)信號(hào)完整性高速電路板 2351
PCB板的元器件布局技巧分析
1).在通常條件下,所有的元件均應(yīng)布置在印制電路的同一面上，只有在頂層元件過(guò)密時(shí)，才能將一些高度有限并且發(fā)熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層。 2).在保證電氣性...
PCB電路板設(shè)計(jì)中元器件布局應(yīng)遵守哪些原則
首先，要考慮PCB尺寸大小。PCB尺寸過(guò)大時(shí)，印制線條長(zhǎng)，阻抗增加，抗噪聲能力下降，成本也增加；過(guò)小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后，再確定特殊元件的位置。最后，...
2019-05-22 標(biāo)簽：元器件PCB設(shè)計(jì) 2275
PCB電路板的抗干擾措施有哪些
抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設(shè)計(jì)中最優(yōu)先考慮和最重要的原則，常常會(huì)起到事半功倍的效果。減小干擾源的du/dt主要是通過(guò)在干擾源兩端并聯(lián)電容來(lái)實(shí)現(xiàn)。減小...
高速PCB布線技術(shù)中實(shí)現(xiàn)信號(hào)串?dāng)_控制的設(shè)計(jì)
EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級(jí)系統(tǒng)的設(shè)計(jì)分析工具和方法學(xué)，這些技術(shù)涵蓋高速電路設(shè)計(jì)分析的方方面面：靜態(tài)時(shí)序分析、信號(hào)完整性分析、EMI/EMC設(shè)計(jì)、地彈反射分析、功率分析...
2019-05-22 標(biāo)簽：EDA技術(shù)PCB布線信號(hào)串?dāng)_ 1526
如何抑制高頻PCB板中的電源噪聲干擾
理想情況下的電源是沒(méi)有阻抗的，因此其不存在噪聲。但是，實(shí)際情況下的電源是具有一定阻抗的，并且阻抗是分布在整個(gè)電源上的，因此，噪聲也會(huì)疊加在電源上。所以應(yīng)該盡可能減小電源的...
2019-05-22 標(biāo)簽：PCB板 1770
如何快速的估算PCB走線電阻
方塊統(tǒng)計(jì)的關(guān)鍵概念是：任何尺寸的正方形印刷電路板走線(厚度確定)的電阻值都與其它尺寸的方塊相同。正方塊的電阻值只取決于導(dǎo)電材料的電阻率及其厚度。這一概念可適用于任何類型的導(dǎo)...
基于具有控制特性阻抗性的PCB設(shè)計(jì)技巧
具有高精度控制特性阻抗性的PCB制造，是整體把握的設(shè)計(jì)技術(shù)所保證。而這一系統(tǒng)的整體設(shè)計(jì)技術(shù)，主要包括了基板材料的介電特性、部品特性、設(shè)計(jì)方法、PCB制造特性、組裝方法等的技術(shù)。正...
2019-05-23 標(biāo)簽：PCB設(shè)計(jì)高頻電路特性阻抗 1071
高速數(shù)字系統(tǒng)PCB電路中的信號(hào)完整性設(shè)計(jì)方案
信號(hào)完整性SI（Signal Integrity）涉及傳輸線上的信號(hào)質(zhì)量及信號(hào)定時(shí)的準(zhǔn)確性。在數(shù)字系統(tǒng)中對(duì)于邏輯1和0，總有其對(duì)應(yīng)的參考電壓，正如圖1（a）中所示：高于ViH的電平是邏輯1，而低于ＶiL的電...
2019-05-23 標(biāo)簽：EDA工具PCB設(shè)計(jì)信號(hào)完整性 1645
基于PCB高效自動(dòng)布線的設(shè)計(jì)技巧及方案
電路板尺寸和布線層數(shù)需要在設(shè)計(jì)初期確定。如果設(shè)計(jì)要求使用高密度球柵數(shù)組（BGA）組件，就必須考慮這些器件布線所需要的最少布線層數(shù)。布線層的數(shù)量以及層疊（stack-up）方式會(huì)直接影響...
2019-05-23 標(biāo)簽：EDA工具PCB設(shè)計(jì)自動(dòng)布線 1404
高速PCB設(shè)計(jì)中的信號(hào)完整性常見(jiàn)問(wèn)題解答
不知道你的具體的拓?fù)浣Y(jié)構(gòu)，我覺(jué)得主要是限制信號(hào)的反射和過(guò)沖的。這要根據(jù)你的拓?fù)浣Y(jié)構(gòu)以及芯片的驅(qū)動(dòng)能力及時(shí)序要求決定。 二、是TR or TF決定該線路是否為高速信號(hào)，在信號(hào)的測(cè)量中...
2019-05-23 標(biāo)簽：PCB設(shè)計(jì)信號(hào)完整性 1350
PCB電路板設(shè)計(jì)的基本過(guò)程和步驟解析
電路原理圖的設(shè)計(jì)主要是PROTEL099的原理圖設(shè)計(jì)系統(tǒng)（Advanced Schematic）來(lái)繪制一張電路原理圖。在這一過(guò)程中，要充分利用PROTEL99所提供的各種原理圖繪圖工具、各種編輯功能，來(lái)實(shí)現(xiàn)我們的目的...
如何抑制PCB板上元器件的電磁干擾
印制線應(yīng)遠(yuǎn)離干擾源且不能切割磁力線；避免平行走線，雙面板可以交叉通過(guò)，單面板可以通過(guò)“飛線”跨過(guò)；避免成環(huán)，防止產(chǎn)生環(huán)形天線效應(yīng)；時(shí)鐘信號(hào)布線應(yīng)與地線靠近，對(duì)于數(shù)據(jù)總線的...
如何才能更好的進(jìn)行高速電路PCB設(shè)計(jì)
在PCB設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說(shuō)前面的準(zhǔn)備工作都是為它而做的， 在整個(gè)PCB中，以布線的設(shè)計(jì)過(guò)程限定最高，技巧最細(xì)、工作量最大。PCB布線有單面布線、 雙面布線及多...
2019-05-24 標(biāo)簽：PCB設(shè)計(jì)電磁干擾高速電路自動(dòng)布線 1268
什么是差分信號(hào)它是如何定義的
從嚴(yán)格意義上來(lái)講，所有電壓信號(hào)都是差分的，因?yàn)橐粋€(gè)電壓只能是相對(duì)于另一個(gè)電壓而言的。在某些系統(tǒng)里，系統(tǒng)'地'被用作電壓基準(zhǔn)點(diǎn)。當(dāng)'地'當(dāng)作電壓測(cè)量基準(zhǔn)時(shí)，這種信號(hào)規(guī)劃被稱之為...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
