紫光盤(pán)古系列——100K開(kāi)發(fā)板

2023-05-16 標(biāo)簽：開(kāi)發(fā)板

紫光同創(chuàng)FPGA入門(mén)指導(dǎo)：HDMI——紫光盤(pán)古系列50K開(kāi)發(fā)板實(shí)驗(yàn)教程

2023-05-16 標(biāo)簽：FPGA

今日說(shuō)“法”：TimeQuest之迷失的“delay_fall clock_fall”

2023-05-15

我很奇怪FPGA怎么能驅(qū)動(dòng)模擬的VGA信號(hào)呢？

2023-05-15 標(biāo)簽：FPGA開(kāi)發(fā)板VGATTL電平

SignalTap ii怎么去掉波形

2023-05-11

基于FPGA邊沿檢測(cè)的理解問(wèn)題？

2023-05-10 標(biāo)簽：觸發(fā)器時(shí)鐘信號(hào)FPGA開(kāi)發(fā)板

325T/410T PCIe2.0×8千兆網(wǎng) 信號(hào)處理設(shè)計(jì)

2023-05-09 標(biāo)簽：信號(hào)處理數(shù)字信號(hào)處理PCIe

iserdes2原語(yǔ) 1:10級(jí)聯(lián)后對(duì)齊錯(cuò)誤

2023-05-09 標(biāo)簽：仿真

什么是FPGA里面的乒乓機(jī)制呢？

2023-05-08 標(biāo)簽：FPGA開(kāi)發(fā)板

如果不使用FPGA自帶的SERDES，可否適用LVDS接口實(shí)現(xiàn)其功能？

2023-05-08 標(biāo)簽：FPGA開(kāi)發(fā)板lvds接口SerDes

請(qǐng)教一下大神FPGA如何處理LVDS信號(hào)呢？

2023-05-08 標(biāo)簽：FPGA開(kāi)發(fā)板LVDS信號(hào)

怎樣用FPGA實(shí)現(xiàn)FSK調(diào)制解調(diào)呢？

2023-05-08 標(biāo)簽：FPGA開(kāi)發(fā)板FSK調(diào)制解調(diào)器

FPGA系統(tǒng)設(shè)計(jì)中，如果用兩個(gè)FPGA工作，應(yīng)該如何設(shè)計(jì)兩片之間的通信？

2023-05-08 標(biāo)簽：FPGA設(shè)計(jì)FPGA系統(tǒng)時(shí)鐘

今日說(shuō)“法”：TimeQuest約束外設(shè)之詭異的Create Generated Clocks

2023-05-06

請(qǐng)問(wèn)CPLD怎么發(fā)送如下的波形啊？

2023-05-06 標(biāo)簽：CPLD脈沖波Verilog

Linux開(kāi)發(fā)工具資料之Vim、Vi

2023-05-05 標(biāo)簽：VIMLinux

FPGA燒寫(xiě)文件的問(wèn)題

2023-05-04 標(biāo)簽：FPGASofJTAG

XILINX-K7核心板產(chǎn)品手冊(cè)

2023-05-03 標(biāo)簽：FPGA

CPLD驅(qū)動(dòng)PCF8591ADC采樣老是零

2023-04-29 標(biāo)簽：CPLD

今日說(shuō)“法”：讓FPGA設(shè)計(jì)中的亞穩(wěn)態(tài)“無(wú)處可逃”

2023-04-27 標(biāo)簽：FPGA

今日說(shuō)“法”：FPGA“可編程” 的 “魅惑”

2023-04-26 標(biāo)簽：FPGA

今日說(shuō)“法”：FPGA芯片如何選型？

2023-04-25 標(biāo)簽：FPGA

Vivado生成IP核

2023-04-24 標(biāo)簽：FPGA

今日說(shuō)“法”：FPGA的三種配置方式

2023-04-24

FPGA設(shè)計(jì)的電路速度指什么？

2023-04-23 標(biāo)簽：觸發(fā)器FPGA開(kāi)發(fā)板時(shí)鐘系統(tǒng)

如何在FPGA的引腳接入高電平信號(hào)\'1‘？

2023-04-23 標(biāo)簽：FPGA開(kāi)發(fā)板上拉電阻高電平

在FPGA上電啟動(dòng)時(shí)應(yīng)該怎么做才能使避免高電平會(huì)閃一次的這種情況？

2023-04-23 標(biāo)簽：FPGA開(kāi)發(fā)板繼電器高電平

怎么給FPGA的I/O引腳初始狀態(tài)默認(rèn)設(shè)為低電平？

2023-04-23 標(biāo)簽：FPGA開(kāi)發(fā)板高電平

FPGA上電瞬間IO管腳輸出的高電平怎么消除呢？

2023-04-23 標(biāo)簽：FPGA高電平

如何控制FPGA燒寫(xiě)時(shí)io口的電平呢？

2023-04-23 標(biāo)簽：FPGAIO口