xilinx，ddrmig文件中管腳分配

2016-07-19 標(biāo)簽：Xilinxddr

求大神看看哪里有錯(cuò)誤，幫幫菜鳥吧 o_TxD 通過示波器看看左右抖動(dòng)很嚴(yán)重

2016-07-18

請(qǐng)問有基于Xtensa內(nèi)核的FPGA測(cè)試板或者開發(fā)板嗎？

2016-07-18

求一個(gè)測(cè)量各種波形（方波，三角波，正弦波）的代碼，如果有測(cè)相差更好了

2016-07-17

大神幫忙看看，為什么我的開發(fā)板無法用電腦進(jìn)行配置

2016-07-17

關(guān)于max6675的使用問題

2016-07-17

xilinx ISE中文注釋

2016-07-17

用VHDL作了一個(gè)3相正弦波電路，波形老是有4個(gè)數(shù)值全為0的點(diǎn)，弄了半天了，求大神看看

2016-07-17 標(biāo)簽：VHDL

FPGA的基本結(jié)構(gòu)

2016-07-16

xilinx ISE 中異步FIFO ip的使用、仿真及各信號(hào)的討論（圖文教程）

2016-07-16 標(biāo)簽：XilinxFIFO

設(shè)計(jì)與驗(yàn)證verilog HDL

2016-07-14

用system generator設(shè)計(jì)的時(shí)候總會(huì)出現(xiàn) “Error occurred during "Simulation Initialization" ”

2016-07-13 標(biāo)簽：仿真

學(xué)習(xí)FPGA用哪款板子比較好？

2016-07-13

請(qǐng)教altera的rapidio核有關(guān)io_s_rd_readerror的問題

2016-07-13 標(biāo)簽：嵌入式API

NIOSii 軟件中收到的數(shù)據(jù)傳遞到FPGA 底層模塊如（top）

2016-07-13

使用system generator 設(shè)計(jì)了一個(gè)ifft ,結(jié)果總是不對(duì)

2016-07-13 標(biāo)簽：示波器

關(guān)于fopen函數(shù)的問題

2016-07-13

k7 gtx IP核如何同時(shí)使用兩個(gè)不同的線速度，

2016-07-12

Verilog語(yǔ)言編寫的AD1672采樣程序

2016-07-12 標(biāo)簽：Verilog

.do文件中怎么將它設(shè)定的參數(shù)傳到.v文件中？

2016-07-12

FPGA項(xiàng)目外包

2016-07-11

MCS文件燒寫進(jìn)FPGA板子,多次斷電后出現(xiàn)問題

2016-07-11

有哪位大神做過FPGA+DSP進(jìn)行圖像處理的

2016-07-10

quartus下載程序時(shí)只能生成hello_time_limited.sof文件。

2016-07-10

如何對(duì)FPGA進(jìn)行編程控制

2016-07-10

EPM240T100C5N IO問題

2016-07-09

基于FPGA的OV7725_VGA顯示基礎(chǔ)之上，如何模擬攝像機(jī)拍照，按鍵按下，顯示畫面靜止？

2016-07-09 標(biāo)簽：攝像機(jī)

k7_pcie_dma_ddr3

2016-07-07

LightTools 8.4.0光學(xué)設(shè)計(jì)軟件及CODE V10.4設(shè)計(jì)軟件已經(jīng)發(fā)布

2016-07-07

有誰(shuí)懂模加法器的設(shè)計(jì)嗎

2016-07-07 標(biāo)簽：加法器繼電器全加器