求基于FPGA液晶顯示屏設(shè)計的程序，要顯示‘人人有責(zé)'，各位大神。。。。。幫幫忙。。。。。

2016-04-27

高性能FPGA計算加速卡

2016-04-27

基于FPGA的步進電機控制器

2016-04-27

關(guān)于Quartus II無法生成DDR2的IP核的問題

2016-04-27

經(jīng)典教材Verilog HDL高級數(shù)字設(shè)計（第二版）習(xí)題答案

2016-04-27

不懂modelsim這個軟件怎么用

2016-04-26

誰可以幫我寫一個VHDL的電梯控制器程序？？

2016-04-26 標簽：控制器

FPGA 做串口

2016-04-26

求助quartus，急！

2016-04-26

同步FIFO中檢查寫入和讀出數(shù)據(jù)是否一致，代碼怎么寫？

2016-04-26 標簽：FIFO

怎么把opencv移植到FPGA上

2016-04-26

求助quartus引腳重復(fù)或重復(fù)賦值怎么解決

2016-04-26

求助，現(xiàn)在急需一個TI的TPS50601 的應(yīng)用原理框圖

2016-04-26

FPGA 一個控制器硬核掛兩個DDR芯片

2016-04-26 標簽：ddr

求大神給我一個用VHDL語言實現(xiàn)用冒泡法比較大小的工程，實在是寫不出來了

2016-04-26

高性能3U PXIE信號處理平臺

2016-04-26

基于FPGA出租車計價系統(tǒng)的設(shè)計實現(xiàn)的技術(shù)框架是什么

2016-04-26

ISE學(xué)習(xí)教程超值

2016-04-26

大家modelsim編譯出現(xiàn)過這種問題么？

2016-04-26 標簽：Verilog嵌入式

fpga怎么學(xué)

2016-04-26

Cyclone II rom配置的大小總是不變的

2016-04-25

配置完硬件之后，啟動Nios II Software Build Tools (SBT) for Eclipse出現(xiàn)錯誤

2016-04-25

怎樣實現(xiàn)小于時鐘周期的信號延時。

2016-04-25 標簽：延時

高性能6U VPX高速信號處理平臺

2016-04-25 標簽：信號處理

FPGA視頻處理問題：兩路sensor色調(diào)不一致

2016-04-25

cpld大神看過來。。。。。

2016-04-25 標簽：電信號接收器

求助朋友們一個問題

2016-04-25 標簽：QUARTUS仿真

Modelsim_Win64_10.1及以上版本------詳細明了終極破解

2016-04-25

FPGA重要設(shè)計思想及工程應(yīng)用之時序及同步設(shè)計

2016-04-24 標簽：同步設(shè)計

FPGA開發(fā)全攻略

2016-04-24