在FPGA中，我用100Mhz時鐘讀寫FIFO時出現(xiàn)時序違規(guī)

2015-01-26 標(biāo)簽：嵌入式STM32FIFO

Parallel (Fork-Join) Block is not supported

2015-01-25 標(biāo)簽：VerilogHDL

FPGA 能做啥

2015-01-25

FPGA開發(fā)HDL教程

2015-01-25 標(biāo)簽：VerilogVHDL

ise燒錄文件到板子中的步驟

2015-01-24

verilog inout的 用法

2015-01-24 標(biāo)簽：Verilog

masonson從零學(xué)FPGA（持續(xù)更新版）

2015-01-24

fpga應(yīng)用開發(fā)

2015-01-23

DSP代碼的FPGA實現(xiàn)

2015-01-23

關(guān)于CPLD和I2C總線實現(xiàn)數(shù)據(jù)選擇的問題

2015-01-23 標(biāo)簽：I2CCPLD

【轉(zhuǎn)】判斷哪些是模擬地哪些是數(shù)字地

2015-01-22 標(biāo)簽：模擬地

畢業(yè)設(shè)計，基于FPGA的VHDL編寫的用VGA顯示的彈球游戲

2015-01-22

FPGA設(shè)計優(yōu)化問題，聽說題目長點長點長點。。。。。。好~

2015-01-22

急救？仿真總是報錯，不知為何？

2015-01-22 標(biāo)簽：仿真

求助，怎樣控制altera的以太網(wǎng)IP核呢？

2015-01-22 標(biāo)簽：以太網(wǎng)

請教VCS和verdi怎么聯(lián)合使用

2015-01-22

求各位大神解答，很急

2015-01-22

【FPGA干貨分享一】控制FPGA上電、配置以及初始化時間

2015-01-22

高速串行接口互聯(lián)小議分享

2015-01-22 標(biāo)簽：接口

FPGA助力可穿戴應(yīng)用快速創(chuàng)新【物聯(lián)網(wǎng)大會演講PPT】

2015-01-21

Nios II 是不是很難用啊，用了好久還是有問題啊怎么辦

2015-01-21

FPGA時序約束培訓(xùn)

2015-01-21

xilinx源同步輸出如何設(shè)置數(shù)據(jù)時鐘關(guān)系？

2015-01-21

不同形式的狀態(tài)機占用資源問題

2015-01-21

ZYNQ中的ps端到底擔(dān)任了什么作用？

2015-01-21

怎么寫外部復(fù)位邏輯

2015-01-20

FPGA入門，進行不下去了，求助

2015-01-20 標(biāo)簽：ISE

cyclone ii 的PLL時鐘相位延遲問題

2015-01-20

控制FPGA上電、配置以及初始化時間

2015-01-20

有關(guān)Stratix IV GX的CMU使用

2015-01-20