FPGA、ARM和DSP之間的不同之處

2021-11-02 標(biāo)簽：FPGAARMDSP

FPGA設(shè)計(jì)中，RAM的兩種實(shí)現(xiàn)方法對(duì)比

2021-11-01 標(biāo)簽：FPGA

quartus 15.0 和Modelsim 10.3d無(wú)法聯(lián)合

2021-11-01 標(biāo)簽：QUARTUS

Verilog新手求助

2021-10-30 標(biāo)簽：VerilogFPGA

各位大神，請(qǐng)教下在quartus中用dds做混頻時(shí)，modelsim中仿真波形不對(duì)

2021-10-29 標(biāo)簽：FPAGQuartusIIQUARTUS

大禹DPU招聘FPGA 開發(fā)工程師，可提供行業(yè)內(nèi)最有競(jìng)爭(zhēng)力的薪資。

2021-10-29 標(biāo)簽：FPGA設(shè)計(jì)

開源！ZYNQ IgH EtherCAT主站方案分享

2021-10-29 標(biāo)簽：嵌入式Zynq-7000FPGA

AD9910利用FPGA控制

2021-10-29 標(biāo)簽：FPGA

quatus II13.0安裝問題

2021-10-28 標(biāo)簽：Quatus

ADC的LVDS輸出數(shù)據(jù)，F(xiàn)PGA這邊的接口怎么設(shè)計(jì)？

2021-10-28 標(biāo)簽：adcFPGA

FPGA verilog HDL實(shí)現(xiàn)中值濾波

2021-10-25 標(biāo)簽：FPGA

諾瓦M(jìn)RV332開發(fā)板問題

2021-10-23 標(biāo)簽：FPGA

AD9826,CLPD驅(qū)動(dòng)1cds模式下浮空數(shù)據(jù)亂跳，接入同AD_CLK方波數(shù)據(jù)0

2021-10-22

分享！基于Zynq-7010/7020的多路千兆網(wǎng)口實(shí)現(xiàn)方案

2021-10-22 標(biāo)簽：嵌入式開發(fā)LinuxZynq-7000

實(shí)現(xiàn)FPGA用TCP協(xié)議與上位機(jī)數(shù)據(jù)通訊

2021-10-22

FPGA 和DSP如何快速學(xué)習(xí)并入門

2021-10-20

簡(jiǎn)談CPU、MCU、FPGA、SoC芯片異同之處

2021-10-19

有沒有熟悉FPGA/電路設(shè)計(jì)項(xiàng)目的接畫板&答疑？

2021-10-15 標(biāo)簽：FPGApcb設(shè)計(jì)電路設(shè)計(jì)

FPGA 一個(gè)簡(jiǎn)單的FDCE模塊vivado實(shí)現(xiàn)后的功能不符合預(yù)期

2021-10-14 標(biāo)簽：FPGA

FPGA設(shè)計(jì)中，Vivado 調(diào)用IP核詳細(xì)操作步驟

2021-10-13 標(biāo)簽：FPGA

關(guān)于FPGA時(shí)序工具的一些FAE解答

2021-10-12 標(biāo)簽：FPGA時(shí)序

萊迪思ICE40LP1K-CM36芯片問題

2021-10-08 標(biāo)簽：FPGA

怎么實(shí)現(xiàn)FPGA與無(wú)線模塊（RM04）連接起來(lái)

2021-10-08 標(biāo)簽：FPGA

狀態(tài)機(jī)設(shè)計(jì)問題

2021-10-06 標(biāo)簽：Verilog

請(qǐng)問怎么用verilog來(lái)描述一個(gè)8位數(shù)據(jù)選擇器呀

2021-10-01 標(biāo)簽：Verilog

【萌新求助：無(wú)法綁定引腳】vivado綁定引腳時(shí)，選項(xiàng)中缺少原理圖上的引腳，無(wú)法選擇和綁定，編輯constr文件也會(huì)報(bào)錯(cuò)。

2021-09-27 標(biāo)簽：FPGA

FPGA 高級(jí)設(shè)計(jì)：時(shí)序分析和收斂

2021-09-27 標(biāo)簽：FPGA

關(guān)于modelsim后仿真鎖存器出現(xiàn)不定態(tài)的問題

2021-09-26

一種基于FPGA的圖神經(jīng)網(wǎng)絡(luò)加速器解決方案

2021-09-25 標(biāo)簽：FPGA

AGM FPGA調(diào)試建議

2021-09-23 標(biāo)簽：FPGA