Verilog009

2021-03-05 標(biāo)簽：Verilog

行為建模：Verilog HDL中的第三種建模方式

2021-03-04 標(biāo)簽：HDLVerilog

QUartus II進(jìn)行編譯的時(shí)候，出現(xiàn)警告，大概是說pll無法50MHz得到到246MHz的頻率，最高只能到85MHZ

2021-03-04 標(biāo)簽：FPGAQUARTUSpll

基于FPGA的激光投影鍵盤論文

2021-03-04 標(biāo)簽：FPGA

FPGA初學(xué)者的必修課：FPGA跨時(shí)鐘域處理3大方法

2021-03-04 標(biāo)簽：FPGA跨時(shí)鐘域

Verilog入門7

2021-03-03 標(biāo)簽：Verilog

FPGA開發(fā)全攻略

2021-03-03 標(biāo)簽：FPGA

Verilog紅寶書_語法篇_恒創(chuàng)科技出品 V1.0

2021-03-03 標(biāo)簽：Verilog

v零基礎(chǔ)學(xué)FPGA（二）關(guān)于觸發(fā)器

2021-03-02 標(biāo)簽：FPGA

Synplify快速入門

2021-03-01 標(biāo)簽：Synplify

不通過JTAG線來固化加載xilinx公司的fpga程序。有償！

2021-03-01 標(biāo)簽：FPGA

階段3 跳出菜鳥階段 理解FPGA設(shè)計(jì)本質(zhì)

2021-02-28 標(biāo)簽：FPGA

verilog004

2021-02-27 標(biāo)簽：Verilog

Win10 安裝Quartus Prime 20.1

2021-02-27 標(biāo)簽：QUARTUSFPGAEclipse

AD9361+ZYNQ/K7軟件無線電案例｜適配Zynq-7045/7100、Kintex-7評(píng)估板

2021-02-26

海云捷迅：打造中國FPGA領(lǐng)域的人才和產(chǎn)業(yè)高地

2021-02-26

TI C6678 DSP + Xilinx Kintex-7 FPGA評(píng)估板如何進(jìn)行DSP RTOS案例開發(fā)總目錄

2021-02-25

在ModelSimSE中添加ALTERA仿真庫的詳細(xì)步驟(1)

2021-02-25 標(biāo)簽：AlteraModelSimSE

FPGA HLS案例開發(fā)2_led_flash案例｜基于Kintex-7開發(fā)板

2021-02-24

Verilog入門2

2021-02-24 標(biāo)簽：Verilog

基于VHDL的微型打印機(jī)控制器設(shè)計(jì)

2021-02-23 標(biāo)簽：VHDL

數(shù)字下變頻的FPGA實(shí)現(xiàn)

2021-02-22 標(biāo)簽：FPGA

an433 源同步接口時(shí)序分析

2021-02-21 標(biāo)簽：時(shí)序分析an433

基于ARM和FPGA的便攜式圖像采集系統(tǒng)若干問題的研究

2021-02-20 標(biāo)簽：ARM

三種FPGA界最常用的跨時(shí)鐘域處理法式

2021-02-21 標(biāo)簽：跨時(shí)鐘域FPGA

基于Kintex-7、Zynq-7045_7100開發(fā)板｜FPGA的HLS案例開發(fā)

2021-02-19 標(biāo)簽：FPGAXilinx Kintex-7HLS

有關(guān)adda我用DE10-Nano的adda子卡接收信號(hào)，為什么接收的都是亂碼？

2021-02-17 標(biāo)簽：FPGA

小白問題，跟著視頻教程編寫代碼，編譯不過！??！declaring global objects is a SystemVerilog feature

2021-02-11 標(biāo)簽：FPGA

請(qǐng)問如何用Verilog HDL語言實(shí)現(xiàn)以下要求的RS485通信？

2021-02-07 標(biāo)簽：verilog HDLFPGA設(shè)計(jì)

基于Kintex-7 FPGA評(píng)估板、TL2971A/2972F視頻模塊的3G-SDI視頻輸入/輸出開發(fā)案例

2021-02-04 標(biāo)簽：廣州創(chuàng)龍FPGA開發(fā)板Zynq-7000 AP