煉獄傳奇-移位和位拼運(yùn)算符之戰(zhàn)

2020-12-14 標(biāo)簽：移位運(yùn)算符

XCZU15EG板卡學(xué)習(xí)資料第524篇：基于XCZU15EG的FMC+ 高性能通用信號處理板卡

2020-12-14

如何使用FPGA實現(xiàn)PID ？

2020-12-14 標(biāo)簽：FPGAPID

請教FPGA通過光纖傳輸時鐘

2020-12-13 標(biāo)簽：FPGA時鐘

FPGA如何使用外部時鐘

2020-12-13

FPGA設(shè)計思想與技巧之串并轉(zhuǎn)換

2020-12-13 標(biāo)簽：FPGA串并轉(zhuǎn)換

fpga開發(fā)有什么好項目

2020-12-12

一種簡易SDRAM控制器的設(shè)計方法

2020-12-12 標(biāo)簽：SDRAM

always塊對同一個reg進(jìn)行賦值無法綜合？

2020-12-11 標(biāo)簽：代碼數(shù)據(jù)長度檢測長度檢測

利用FPGA實現(xiàn)GPS失步下精確守時

2020-12-11 標(biāo)簽：FPGA

淺析Verilog硬件原語

2020-12-11 標(biāo)簽：Verilog

黑金AX545的Cypress固件燒寫失效問題

2020-12-11

FMC板卡學(xué)習(xí)資料第141篇：四路 250Msps 16bits AD FMC子卡

2020-12-10 標(biāo)簽：FMC子卡

Kintex-7板卡學(xué)習(xí)資料第136篇 ：KC705E增強(qiáng)版基于FMC接口的 Kintex-7 XC7K325T PCIeX8 接口卡

2020-12-10

初識FPGA CLB之LUT實現(xiàn)邏輯函數(shù)

2020-12-09 標(biāo)簽：FPGA

IC驗證“UVM驗證平臺加入objection機(jī)制和virtual interface機(jī)制“（七）

2020-12-09

Xilinx FPGA設(shè)計進(jìn)階(提高篇）

2020-12-08 標(biāo)簽：FPGAXilinx

AD采集處理板卡學(xué)習(xí)資料第429篇：基于ZYNQ XC7Z035+ADS5474的2路400Msps AD采集處理板卡

2020-12-08 標(biāo)簽：AD采集處理板AD采集處理卡XC7Z035板卡

請問哪里可以購買intel家FPGA的fft核？

2020-12-08 標(biāo)簽：IP核Intel

IC驗證"UVM驗證平臺加入factory機(jī)制"（六）

2020-12-08 標(biāo)簽：FPGA

數(shù)字IC設(shè)計之“數(shù)字SOC全流程漫談從0到1”

2020-12-07

新手求教 FPGA控制VGA顯示 可以亮屏但沒有顯示

2020-12-07 標(biāo)簽：FPGA

Xilinx 老項目工程打開問題

2020-12-07 標(biāo)簽：FPGA

嵌入式計算機(jī)學(xué)習(xí)資料第435篇：工業(yè)現(xiàn)場綜合數(shù)據(jù)采集嵌入式計算機(jī)

2020-12-07 標(biāo)簽：嵌入式計算機(jī)

圖像縮放算法的研究與FPGA設(shè)計

2020-12-07 標(biāo)簽：FPGA

FPGA引腳擴(kuò)展

2020-12-06 標(biāo)簽：FPGA開發(fā)

基于FPGA的多路光纖數(shù)據(jù)同步技術(shù)

2020-12-06 標(biāo)簽：FPGA

無法讀出SST26VF032的JEDEC-ID，可能的原因是什么

2020-12-06

用D觸發(fā)器實現(xiàn)延遲線的代碼，仿真波形總是不對，幫忙看看代碼有什么問題。

2020-12-06 標(biāo)簽：VerilogFPGA

FPGA_100天之旅_ram的設(shè)計

2020-12-05 標(biāo)簽：FPGA