日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于芯片堆疊技術(shù)的分析介紹和應(yīng)用

lC49_半導(dǎo)體 ? 來源:djl ? 2019-09-04 15:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

11月20日消息,華爾街日報發(fā)布文章稱,科技產(chǎn)品下一個重大突破將在芯片堆疊領(lǐng)域出現(xiàn)。

Apple Watch采用了先進(jìn)的的3D芯片堆疊封裝技術(shù)

作為幾乎所有日常電子產(chǎn)品最基礎(chǔ)的一個組件,微芯片正出現(xiàn)一種很有意思的現(xiàn)象。通常又薄又平的微芯片,如今卻堆疊得像薄煎餅?zāi)菢?,由二維變成三維——給電子設(shè)備帶來重大的影響。

芯片設(shè)計師們發(fā)現(xiàn)這種堆疊方式可在性能、能耗和功能上帶來各種意想不到的好處。

沒有這種技術(shù),蘋果智能手表Apple Watch也就無法做出來,三星最先進(jìn)的固態(tài)存儲器、來自英偉達(dá)和谷歌的人工智能系統(tǒng)和索尼超級快速的新型相機(jī)也不例外。

這種3D堆疊類似于城市規(guī)劃。沒有它的話,隨著產(chǎn)品需要內(nèi)置更多的零部件,電路板上的微芯片會不斷延伸,微芯片之間的距離會越隔越遠(yuǎn)。然而,一旦開始對芯片進(jìn)行堆疊,你就能形成一個硅制“城市”,里面的一切會變得更加鄰近。

從物理學(xué)角度來看,這種設(shè)計的優(yōu)勢顯而易見:當(dāng)電子需要通過銅線行進(jìn)更長的距離的時候,會消耗更多的能量,產(chǎn)生熱量,同時也減少頻寬。ARM旗下微芯片設(shè)計公司ARM Research未來硅技術(shù)主管格雷格·耶里克(Greg Yeric)指出,堆疊式芯片更加高效,產(chǎn)生較少的熱量,能夠以光速在短得多的互連通道里進(jìn)行通信

Apple Watch Series 1的Apple S1芯片X光圖

雖然3D堆疊芯片背后的原理簡單明了,但要制造起來可不容易。耶里克說道,該技術(shù)概念于1960年代被首次提出,此后零星地出現(xiàn)在一些高端應(yīng)用當(dāng)中,比如軍用硬件。

然而,TechInsights微芯片研究公司分析師辛金·迪克森-沃倫(Sinjin Dixon-Warren)指出,來自大多數(shù)大型芯片廠商(AMD、英特爾、蘋果、三星和英偉達(dá))以及Xilinx等小型的專業(yè)公司的堆疊式芯片產(chǎn)品,才出現(xiàn)了五年左右。為什么大家要這樣做呢?因為工程師們開始找不到其它的辦法來讓芯片有更好的表現(xiàn)。

堆疊式芯片通常是其它蜷縮起來的芯片的“封裝”的一部分。除了節(jié)省空間以外,這讓廠商們能夠(通過不同的制造工藝)打造許多不同的芯片,然后多多少少將它們粘合在一起?!?D堆疊式封裝”的做法不同于頻繁用于手機(jī)的“系統(tǒng)級芯片”做法,后者是將所有不同的手機(jī)部件蝕刻在單一的硅片上。

迪克森-沃倫稱,從第一代開始,Apple Watch就由最先進(jìn)的3D堆疊式芯片封裝之一驅(qū)動。在該智能手表中,30種不同的芯片密封在一個塑料包層里面。他說,為了節(jié)省空間,存儲芯片堆疊在邏輯電路上面。要是沒有芯片堆疊技術(shù),該手表的設(shè)計就無法做得如此緊湊。

蘋果的芯片只是堆疊成兩層高,而三星卻做出了名副其實的硅制“高樓大廈”。三星用于手機(jī)、相機(jī)和筆記本數(shù)據(jù)存儲的V-NAND閃存足足堆疊了64層芯片。三星也剛剛宣布,未來的版本將會有96層。

英偉達(dá)針對人工智能打造的Volta微處理器,GPU上堆疊了八層的高頻寬存儲器

存儲是芯片堆疊技術(shù)的一項自然而然的應(yīng)用,因為它解決了長久以來一直困擾芯片設(shè)計師的一個問題:給從iPad到超級計算機(jī)的任何設(shè)備增加更多的核心,并不能換來所期望的速度提升,因為邏輯電路之間的通信延遲和所需要的存儲能力。而將存儲組件直接堆疊在芯片上,則可以讓二者之間的連接路徑縮短。

英偉達(dá)硬件工程高級副總裁布萊恩·凱萊赫(Brian Kelleher)表示,那正是公司針對AI打造的Volta微處理器的運(yùn)作原理。通過直接在GPU上面堆疊八層的高頻寬存儲器,這些芯片在處理效率上創(chuàng)造了新的紀(jì)錄。

“我們在電力上是受限的,”凱赫勒說,“我們能夠從存儲系統(tǒng)騰出的任何電力,都可以用在計算上?!?/p>

芯片堆疊也帶來了一些全新的功能。有的手機(jī)攝像頭將圖像傳感器直接疊加在處理圖像的芯片上面。額外的速度意味著,它們能夠?qū)φ掌M(jìn)行多次曝光,并將其融合在一起,在昏暗的場景里捕捉到更多的光線。

三星的64層V-NAND垂直芯片,擁有更大的數(shù)據(jù)存儲容量和更快的處理速度

來自索尼的原型攝像頭通過使用三層而非兩層芯片更進(jìn)一步——包括圖像傳感器、存儲器和邏輯電路,實現(xiàn)每秒最高1000幀的效果。這種做法的作用是,光觸達(dá)圖像傳感器,數(shù)據(jù)直接進(jìn)入存儲器,接著進(jìn)行實時處理。除了在低光照條件下取得更高的能見度以外,這還可以用于拍攝超慢動作的視頻,單幀凝固快速移動的物體。

目前,要將3D微芯片推向更多的電子設(shè)備,還需要耗費(fèi)巨大的資源去解決一些障礙。

耶里克表示,首先,3D芯片誕生不久,用于堆疊的設(shè)計工具進(jìn)化還不充分。在簡單的設(shè)計工具——類似于用于平整芯片的那些工具——變得廣為普及以前,堆疊式芯片仍將只有擁有頂尖工程人才的企業(yè)能夠制造出來。

另一個問題在于,制造商們?nèi)栽趯W(xué)習(xí)如何可靠地在物理上相互堆疊和連接芯片。這意味著有的制造工藝成品率會相對較低。

不過,迪克森-沃倫指出,3D堆疊式芯片的普及非??焖?,它們也必然會成為行業(yè)主流。10年前,該技術(shù)幾乎僅僅存在于高校實驗室;五六年前,還難以找到它的商業(yè)化案例。但它如今如雨后春筍般涌現(xiàn),出現(xiàn)在各類的應(yīng)用上,如網(wǎng)絡(luò)化、高性能計算和Apple Watch等高端可穿戴設(shè)備。據(jù)知名電子產(chǎn)品拆解網(wǎng)站iFixit的CEO凱爾·韋恩斯(Kyle Wiens)稱,它也出現(xiàn)在iPhone X的“大腦”當(dāng)中。

在ARM的耶里克看來,最終3D芯片應(yīng)該會讓我們的可穿戴產(chǎn)品變得跟體積更大的設(shè)備那么強(qiáng)大,會讓它們能夠連續(xù)運(yùn)行數(shù)天時間,即便它們布滿了傳感器。“舉例來說,如果有朝一日你的手表變得能夠檢查你的血糖水平,我不會感到驚訝。”他說道。

讓芯片從二維變成三維,只是個開始。不久以后,芯片層將會通過光而非電流來通信。在更遙遠(yuǎn)的未來,隨著我們用擁有前所未見的處理性能的閃亮晶體替換電路板,它們將會完全擺脫硅——可能轉(zhuǎn)向人造鉆石。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    54484

    瀏覽量

    469828
  • 圖像傳感器
    +關(guān)注

    關(guān)注

    68

    文章

    2089

    瀏覽量

    132523
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    不同于HBM垂直堆疊,英特爾新型內(nèi)存ZAM技術(shù)采用交錯互連拓?fù)浣Y(jié)構(gòu)

    ,首次正式全面介紹了ZAM技術(shù),其核心重點(diǎn)的是Z型角架構(gòu)如何緩解現(xiàn)有解決方案面臨的性能與散熱限制。 ? 這款內(nèi)存解決方案的核心亮點(diǎn)的是采用了交錯互連拓?fù)浣Y(jié)構(gòu),該結(jié)構(gòu)將裸片堆疊內(nèi)部的連接線路設(shè)計為對角線分布,而非傳統(tǒng)的垂直向下鉆孔
    的頭像 發(fā)表于 02-11 11:31 ?2060次閱讀
    不同于HBM垂直<b class='flag-5'>堆疊</b>,英特爾新型內(nèi)存ZAM<b class='flag-5'>技術(shù)</b>采用交錯互連拓?fù)浣Y(jié)構(gòu)

    從3D堆疊到二維材料:2026年芯片技術(shù)全面突破物理極限

    2026年半導(dǎo)體行業(yè)跨越物理極限:3D堆疊芯片性能提升300%,二維材料量產(chǎn)為1納米工藝鋪路。探討芯片技術(shù)在算力、能耗與全球化合作中的關(guān)鍵進(jìn)展。
    的頭像 發(fā)表于 02-03 14:49 ?471次閱讀

    關(guān)于MT6901的直線DEMO介紹

    關(guān)于MT6901的直線DEMO介紹
    的頭像 發(fā)表于 01-30 10:54 ?821次閱讀
    <b class='flag-5'>關(guān)于</b>MT6901的直線DEMO<b class='flag-5'>介紹</b>

    關(guān)于NFC鎳鋅鐵氧體片的介紹

    關(guān)于NFC鎳鋅鐵氧體片的介紹
    的頭像 發(fā)表于 12-04 10:52 ?593次閱讀
    <b class='flag-5'>關(guān)于</b>NFC鎳鋅鐵氧體片的<b class='flag-5'>介紹</b>

    硅芯科技:AI算力突破,新型堆疊EDA工具持續(xù)進(jìn)化

    無法滿足AI算力芯片對于異構(gòu)集成的需求。日前,珠海硅芯科技有限公司創(chuàng)始人兼首席科學(xué)家趙毅博士在2025灣芯展上接受媒體采訪,分享了AI算力芯片突破以及EDA設(shè)計工具發(fā)展等話題。 ? 算力芯片
    的頭像 發(fā)表于 10-31 09:16 ?1.3w次閱讀
    硅芯科技:AI算力突破,新型<b class='flag-5'>堆疊</b>EDA工具持續(xù)進(jìn)化

    真空共晶爐/真空焊接爐——堆疊封裝

    大家好久不見!今天我們來聊聊堆疊封裝。隨著信息數(shù)據(jù)大爆發(fā)時代的來臨,市場對于存儲器的需求也水漲船高,同時對于使用多芯片堆疊技術(shù)來實現(xiàn)同尺寸器件中的高存儲密度的需求也日益增長。那么,什
    的頭像 發(fā)表于 10-27 16:40 ?812次閱讀
    真空共晶爐/真空焊接爐——<b class='flag-5'>堆疊</b>封裝

    東芝硬盤率先完成 12 盤片堆疊技術(shù)驗證

    。通過將這一成果與微波輔助磁記錄 (MAMR) ?技術(shù)相結(jié)合,東芝計劃于 2027 年向市場推出容量高達(dá) 40TB[2] 的3.5 英寸[3] 數(shù)據(jù)中心專用硬盤。 這一突破性的堆疊技術(shù)充分利用了東芝在開發(fā)輕薄、精巧硬盤產(chǎn)品過程中
    的頭像 發(fā)表于 10-17 14:26 ?946次閱讀

    東芝硬盤率先完成12盤片堆疊技術(shù)驗證 預(yù)計在2027年推出新一代40TB硬盤

    高容量硬盤12盤片堆疊技術(shù)的硬盤廠商。通過將這一成果與微波輔助磁記錄 (MAMR) ?技術(shù)相結(jié)合,東芝計劃于 2027 年向市場推出容量高達(dá) 40TB[2]?的3.5 英寸[3]?數(shù)據(jù)中心專用硬盤。 這一突破性的
    的頭像 發(fā)表于 10-14 11:19 ?1995次閱讀

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)

    為我們重點(diǎn)介紹了AI芯片在封裝、工藝、材料等領(lǐng)域的技術(shù)創(chuàng)新。 一、摩爾定律 摩爾定律是計算機(jī)科學(xué)和電子工程領(lǐng)域的一條經(jīng)驗規(guī)律,指出集成電路上可容納的晶體管數(shù)量每18-24個月會增加一倍,同時
    發(fā)表于 09-15 14:50

    索尼展示三層堆疊圖像傳感器技術(shù),性能全方位提升

    電子發(fā)燒友網(wǎng)綜合報道 最近,索尼半導(dǎo)體解決方案(Sony Semiconductor Solutions, SSS)在投資者會議上討論了一種潛在的三層堆疊圖像傳感器技術(shù),該技術(shù)旨在顯著提升相機(jī)性能
    發(fā)表于 08-15 09:53 ?2458次閱讀
    索尼展示三層<b class='flag-5'>堆疊</b>圖像傳感器<b class='flag-5'>技術(shù)</b>,性能全方位提升

    突破!華為先進(jìn)封裝技術(shù)揭開神秘面紗

    引發(fā)行業(yè)高度關(guān)注,為其在芯片領(lǐng)域的持續(xù)創(chuàng)新注入強(qiáng)大動力。 堆疊封裝,創(chuàng)新架構(gòu) 華為公布的 “一種芯片堆疊封裝及終端設(shè)備” 專利顯示,其芯片
    的頭像 發(fā)表于 06-19 11:28 ?1998次閱讀

    【「算力芯片 | 高性能 CPU/GPU/NPU 微架構(gòu)分析」閱讀體驗】+NVlink技術(shù)從應(yīng)用到原理

    。。) 原理學(xué)習(xí) 在「算力芯片 | 高性能 CPU/GPU/NPU 微架構(gòu)分析」書中,作者詳解了從帕斯卡架構(gòu)到40系的Hopper架構(gòu)的技術(shù)演變進(jìn)化,按照出版時間算是囊括了NVIDIA最新產(chǎn)品的頂尖
    發(fā)表于 06-18 19:31

    芯片晶圓堆疊過程中的邊緣缺陷修整

    視為堆疊邏輯與內(nèi)存、3D NAND,甚至可能在高帶寬存儲(HBM)中的多層DRAM堆疊的關(guān)鍵技術(shù)。垂直堆疊使得芯片制造商能夠?qū)⒒ミB間距從35
    的頭像 發(fā)表于 05-22 11:24 ?1893次閱讀
    <b class='flag-5'>芯片</b>晶圓<b class='flag-5'>堆疊</b>過程中的邊緣缺陷修整

    ESD技術(shù)文檔:芯片級ESD與系統(tǒng)級ESD測試標(biāo)準(zhǔn)介紹和差異分析

    ESD技術(shù)文檔:芯片級ESD與系統(tǒng)級ESD測試標(biāo)準(zhǔn)介紹和差異分析
    的頭像 發(fā)表于 05-15 14:25 ?4986次閱讀
    ESD<b class='flag-5'>技術(shù)</b>文檔:<b class='flag-5'>芯片</b>級ESD與系統(tǒng)級ESD測試標(biāo)準(zhǔn)<b class='flag-5'>介紹</b>和差異<b class='flag-5'>分析</b>

    一文詳解多芯片封裝技術(shù)

    芯片封裝在現(xiàn)代半導(dǎo)體領(lǐng)域至關(guān)重要,主要分為平面多芯片封裝和多芯片堆疊封裝。多芯片堆疊封裝又細(xì)分
    的頭像 發(fā)表于 05-14 10:39 ?2553次閱讀
    一文詳解多<b class='flag-5'>芯片</b>封裝<b class='flag-5'>技術(shù)</b>
    始兴县| 遂昌县| 郎溪县| 嘉义县| 措勤县| 惠水县| 双柏县| 名山县| 镇原县| 阜宁县| 祁东县| 逊克县| 彩票| 横峰县| 广南县| 鹤壁市| 修文县| 嘉义市| 灵丘县| 丰城市| 当阳市| 彝良县| 社旗县| 象山县| 汉源县| 枣强县| 汉源县| 北票市| 杂多县| 分宜县| 搜索| 涪陵区| 西乌珠穆沁旗| 凤冈县| 凌云县| 香港| 白玉县| 神农架林区| 台中市| 岐山县| 西华县|