早前，多家客戶已經(jīng)收到全新英特爾 Stratix 10 GX 10M FPGA樣片，該產(chǎn)品是全球密度最高的FPGA，擁有1020 萬個邏輯單元，現(xiàn)已量產(chǎn)。

該款元件密度極高的FPGA，是基于現(xiàn)有的英特爾 Stratix 10 FPGA 架構(gòu)以及英特爾先進(jìn)的嵌入式多芯片互連橋接 (EMIB) 技術(shù)。其利用EMIB 技術(shù)融合了兩個高密度英特爾 Stratix 10 GX FPGA 核心邏輯晶片（每個晶片容量為 510 萬個邏輯單元）以及相應(yīng)的 I/O 單元。英特爾 Stratix 10 GX 10M FPGA 擁有 1020 萬個邏輯單元，其密度約為Stratix 10 GX 1SG280 FPGA 的 3.7 倍，后者為原英特爾 Stratix 10 系列中元件密度最高的設(shè)備。英特爾的 EMIB 技術(shù)只是多項(xiàng) IC 工藝技術(shù)、制造和封裝創(chuàng)新中的一項(xiàng)，正是這些創(chuàng)新的存在，讓英特爾得以設(shè)計(jì)、制造并交付目前世界上密度最高（代表計(jì)算能力）的 FPGA。

英特爾 Stratix 10 GX 10M FPGA共有 1020 萬個邏輯單元，是第一款使用 EMIB 技術(shù)將兩個 FPGA構(gòu)造晶片在邏輯和電氣上實(shí)現(xiàn)整合的英特爾 FPGA

ASIC原型設(shè)計(jì)和仿真市場對當(dāng)前最大容量的FPGA需求格外急切。有數(shù)家供應(yīng)商提供商用現(xiàn)成 (COTS) ASIC原型設(shè)計(jì)和仿真系統(tǒng)，對于這些供應(yīng)商而言，能夠?qū)?dāng)前最大的 FPGA 用于 ASIC 仿真和原型設(shè)計(jì)系統(tǒng)中，就意味著獲得了巨大的競爭優(yōu)勢。

此外，包括英特爾在內(nèi)的很多大型半導(dǎo)體公司都開發(fā)了自定義原型設(shè)計(jì)和仿真系統(tǒng)，并在流片前使用該系統(tǒng)來驗(yàn)證自身最大規(guī)模、最復(fù)雜、風(fēng)險最高的 ASSP 和 SoC 設(shè)計(jì)。ASIC 仿真和原型設(shè)計(jì)系統(tǒng)可以幫助設(shè)計(jì)團(tuán)隊(duì)大幅降低設(shè)計(jì)風(fēng)險。因此，包括英特爾 Stratix 10 FPGA 和更早的 Stratix III、Stratix IV 和 Stratix V 設(shè)備在內(nèi)的英特爾 FPGA，十多年來一直被用做很多仿真和原型設(shè)計(jì)系統(tǒng)的基礎(chǔ)設(shè)備。

ASIC 仿真和原型設(shè)計(jì)系統(tǒng)支持很多與 IC 和系統(tǒng)開發(fā)相關(guān)的工作，包括：

?使用真實(shí)硬件的算法開發(fā)

?芯片制造前的早期 SoC 軟件開發(fā)

?RTOS 驗(yàn)證

?針對硬件和軟件的極端條件測試

?連續(xù)設(shè)計(jì)迭代的回歸測試

仿真和原型設(shè)計(jì)系統(tǒng)旨在幫助半導(dǎo)體廠商在芯片制造前發(fā)現(xiàn)和避免代價高昂的軟硬件設(shè)計(jì)缺陷，從而節(jié)省數(shù)百萬美元。芯片在制造完成后修復(fù)硬件設(shè)計(jì)缺陷的成本要高得多，通常需要昂貴的重新設(shè)計(jì)費(fèi)用。當(dāng)設(shè)備制造出來并交付給終端客戶，解決這些問題的成本甚至?xí)?。正因?yàn)轱L(fēng)險如此之高，且有可能節(jié)省的費(fèi)用如此之多，這些原型設(shè)計(jì)和仿真系統(tǒng)為 IC 設(shè)計(jì)團(tuán)隊(duì)帶來了實(shí)實(shí)在在的價值。仿真和原型設(shè)計(jì)系統(tǒng)的使用已經(jīng)越來越普及，因?yàn)樵诮?jīng)濟(jì)風(fēng)險如此之高的情況下，沒有哪個設(shè)計(jì)團(tuán)隊(duì)負(fù)責(zé)人敢于忽視這項(xiàng)謹(jǐn)慎的驗(yàn)證性投資。

使用最大型的 FPGA，就能夠在盡可能少的 FPGA 設(shè)備中納入大型 ASIC、ASSP 和 SoC 設(shè)計(jì)。英特爾 Stratix 10 GX 10M FPGA是用于此類應(yīng)用的一系列大型 FPGA 系列中的最新設(shè)備。該款全新的英特爾 Stratix 10 FPGA 支持仿真和原型設(shè)計(jì)系統(tǒng)的開發(fā)，適用于耗用億級 ASIC 門的數(shù)字 IC 設(shè)計(jì)。包含 1020 萬個邏輯單元的英特爾 Stratix 10 GX 10M FPGA，現(xiàn)已支持英特爾 Quartus Prime 軟件套件。該套件采用新款專用 IP，明確支持 ASIC 仿真和原型設(shè)計(jì)。

英特爾 Stratix 10 GX 10M FPGA 是第一款使用 EMIB 技術(shù)并在邏輯和電氣上將兩個 FPGA 構(gòu)造晶片結(jié)合到一起的英特爾 FPGA，實(shí)現(xiàn)高達(dá) 1020 萬個邏輯單元密度。在該設(shè)備上，數(shù)萬個連接通過多顆 EMIB 將兩個 FPGA 構(gòu)造晶片進(jìn)行連接，從而在兩個單片 FPGA 構(gòu)造晶片之間形成高帶寬連接。

以前，英特爾使用了 EMIB 技術(shù)將 I/O 和內(nèi)存單元連接到 FPGA 構(gòu)造晶片，從而實(shí)現(xiàn)了英特爾 Stratix 10 FPGA 家族的規(guī)模和種類不斷擴(kuò)張。例如，英特爾 Stratix 10 MX 設(shè)備集成了 8 GB 或 16 GB的 EMIB 相連的 3D 堆疊 HBM2 SRAM 單元。最近發(fā)布的英特爾 Stratix 10 DX FPGA 則集成了 EMIB 相連的 P tile，具備 PCIe 4.0 兼容能力。（參見“英特爾 Stratix 10 DX FPGA 是兼容 PCIe 4.0 的 PCI-SIG 系統(tǒng)集成設(shè)備清單中的第一個（也是唯一一個）FPGA?！保?/p>

英特爾 Stratix 10 DX FPGA 中使用的 P tile是兼容 PCIe 4.0 的 PCI-SIG 系統(tǒng)集成設(shè)備清單中的首款組件級設(shè)備。最近發(fā)布的英特爾 Agilex FPGA 中也同樣緊密集成了同款 P tile，因而也能兼容 PCIe 4.0 設(shè)備。(請參閱“您當(dāng)前是否需要 PCIe Gen 4 x16 1.0 版功能，并且完全符合 PCI-SIG 規(guī)范的FPGA？英特爾 Agilex FPGA 就能做到這一點(diǎn)。)英特爾 Stratix 10 DX 和英特爾 Agilex FPGA 中使用的 P tile是這一應(yīng)用的又一絕佳范例，它展示了諸如EMIB的先進(jìn)制造和生產(chǎn)技術(shù)，以及如何讓英特爾將一系列新產(chǎn)品快速推向市場，并投入全面生產(chǎn)。

或許更重要的是，用來制造英特爾 Stratix 10 GX 10M FPGA 的半導(dǎo)體和封裝技術(shù)，并不僅僅是為了制造世界上最大型的 FPGA，這只是一個附加值，盡管相當(dāng)重要，但并不是最重點(diǎn)。

而重點(diǎn)在于：

這些技術(shù)讓英特爾能夠通過整合不同的半導(dǎo)體晶片，包括 FPGA、ASIC、eASIC 結(jié)構(gòu)化 ASIC、I/O 單元、3D 堆疊內(nèi)存單元和光子器件等，用于將幾乎任何類型的設(shè)備整合到封裝系統(tǒng) (SiP) 中，以滿足特定的客戶需求。這些先進(jìn)技術(shù)彼此結(jié)合，構(gòu)成了英特爾獨(dú)特、創(chuàng)新且極具戰(zhàn)略性的優(yōu)勢。