晶體管越來越小，但是高性能計算需求越來越高，有些人就反其道而行之，嘗試制造超大芯片。

之前我們就見識過Cerebras Systems打造的世界最大芯片WSE，擁有46225平方毫米面積、1.2萬億個晶體管、40萬個AI核心、18GB SRAM緩存……并得到了美國能源部的青睞和部署。

現(xiàn)在，臺積電、博通聯(lián)合宣布，雙方將利用晶圓上芯片封裝（CoWos）技術(shù)，打造面積達1700平方毫米的中介層（Interposer），是芯片蝕刻所用光掩模（光罩）尺寸極限858平方毫米的整整兩倍。

這樣規(guī)模的中介層顯然是無法一次性單個制造出來的，臺積電實際上是同時在晶圓上蝕刻多個中介層，然后將它們連接在一起，組成一個整體。

工藝上，臺積電也用上了最先進的5nm EUV（N5），它將在今年上半年投入量產(chǎn)。

所謂中介層，用途就是串聯(lián)不同裸片（Die）的橋梁，因為隨著現(xiàn)代芯片日益復雜，制造單個大型SoC的代價越來越大，所以行業(yè)普遍開發(fā)出了各種新的封裝技術(shù)，將不同的小芯片、模塊整合在一起，構(gòu)成一顆大芯片。

博通就計劃用這個龐大無比的中介層，封裝多個SoC芯片，以及六顆HMB2內(nèi)存，單顆容量16GB，總?cè)萘窟_96GB/s，帶寬也高達2.7TB/s。

看這規(guī)格，應(yīng)該是三星最新的HBM2E。

臺積電和博通未透露這種龐大芯片的具體規(guī)格，只是說將用于高性能計算領(lǐng)域。

另外，臺積電還在改進CoWoS封裝技術(shù)，所以未來不排除面積超過1700平方毫米的更大芯片。

責任編輯：wv