8月25日，臺積電總裁魏哲家在臺積電技術(shù)研討會上談到了臺積電未來的4nm工藝、3nm工藝以及全新的N12e特殊制程。

魏哲家指出，N5的升級版工藝N5P將于2021年量產(chǎn)。正如基于N7工藝發(fā)展出N6工藝一樣，臺積電還基于N5工藝發(fā)展出了N4工藝，滿足下游廣泛的產(chǎn)品需求。

據(jù)魏哲家介紹，N4在速度、功耗和密度上有所提升，并且與N5有100%的IP相容性，因而能夠沿用N5既有的設(shè)計基礎(chǔ)架構(gòu)，加速產(chǎn)品創(chuàng)新，N4將于2021年第四季度開始試產(chǎn)。

另外，魏哲家還報告了N3工藝的進展情況。他表示，N3技術(shù)具備創(chuàng)新的微縮特征，與N5相比，速度可以提升15%、功率降低30%、邏輯密度增加70%，N3預(yù)計于2021年進行試產(chǎn)，并于2022年下半年進入量產(chǎn)。

魏哲家還透露，臺積電正在與客戶密切合作，定義N3之后的下一節(jié)點規(guī)格與進度。

值得一提的是，除了先進的邏輯制程，臺積電還擁有完整的特殊制程技術(shù)，包括MEMS、CMOS影像感測器、Non-Volatile Memory （NVM）、射頻、BCD power等。魏哲家表示，特殊制程在實現(xiàn)人機互動、人類感知和動作能力方面扮演關(guān)鍵角色，也因為上述能力的拓展，讓各種聯(lián)網(wǎng)設(shè)備對半導(dǎo)體的需求大增。如今，隨身攜帶的邊緣設(shè)備除了聯(lián)網(wǎng)之外，還必須有更多的智慧處理大量數(shù)據(jù)，而這些聯(lián)網(wǎng)的邊緣設(shè)備所用到的半導(dǎo)體技術(shù)都對低功耗提出了巨大需求。

針對以上提到的低功耗需求，臺積電最新推出了N12e技術(shù)，在沒有犧牲速度和邏輯密度的前提下，進一步提升了電源效率。據(jù)魏哲家介紹，N12e支持超低漏電設(shè)備和超低VDD的設(shè)計，可低至0.4V以下。N12e將在智慧物聯(lián)、移動設(shè)備和其他產(chǎn)品應(yīng)用方面帶來更多正面改變。
責(zé)任編輯:pj