臺積電近日在線上研討會上透露了有關于先進制程的大量資訊，目前剛量產的5 納米制程良率已經迅速超過7 納米，對于蘋果A14X 芯片以及AMD Zen 4 處理器都是非常好的消息。

通常半導體制程良率是隨著時間而下降，并獲得更高的產量，也就是學習曲線的概念。不過臺積電表示，盡管5 納米是更先進的制程，但學習曲線表現(xiàn)比7 納米更好，使量產非常順利，而5 納米強化版制程N5P 也即將于明年開始量產，性能將再度提高5%，或功耗降低10%。

基本上只要缺陷數低于0.5/cm2就算是合格的良率，目前已相當成熟的7納米制程0.09/cm 2，但才剛量產不久的5納米制程良率就已達到了0.1 /cm2，顯示出過往更好的學習曲線，這可能主是得益于EUV技術的應用，減少了工藝步驟，原本需要4步DUV如今EUV能一次完成，降低了生產風險，如此下一季5納米良率就將比7納米更好。

目前來看5 納米將會給臺積電帶來更強的競爭力，不僅如此，臺積電還提供了最新N4 工藝的預覽，N4 除了通過減少掩模層來簡化工藝外，還提供了一條直接遷移路徑，可以全面兼容5 納米設計生態(tài)，預期將于明年底試產，2022 年實現(xiàn)量產。

而臺積電下一代的N3 工藝將成為世界上最先進的邏輯技術，又會再度出現(xiàn)性能的飛躍與5 納米相比將實現(xiàn)全節(jié)點的技術進步，性能再度提高15%、功耗降低30%、邏輯密度提高70%。但值得注意的是，3納米仍然會是FinFET，這點倒是令市場相當意外，預計要到2納米才會采用GAA。

當然面對質疑，臺積電也表示，經過與客戶的協(xié)商，3 納米制程預期的成本及性能表現(xiàn)已受到廣泛的支持。盡管三星宣稱在3 納米將使用GAA，但臺積電仍相當胸有成竹。當然臺積電仍在持續(xù)探索3 納米以下的技術，例如納米碳管等新材料的應用，不過目前來看單一晶體管的性能提升已漸趨有限，需要更好的設計才能達到更高的效率。

臺積電目前已將眼光放到更進一步的2 納米制程上。在25 日展開的「2020 臺積電全球技術論壇」中，臺積電營業(yè)組織資深副總經理秦永沛正式宣布，臺積電未來的2納米制程將會選擇落腳新竹，而目前興建晶圓廠的土地正在取得當中。
責任編輯:pj