2020年7月8日，具有歷史意義的一天，作為AI計算架構的代表英偉達市值達到2480億美元，超過傳統(tǒng)計算架構寡頭Intel 2460億美元市值，而五年前，英偉達的市值僅為Intel的1/10。這預示著新架構和新產業(yè)正勢不可擋的快速崛起。

作為一種芯片級IP整合重用技術，Chiplet技術近年來受到廣泛的關注。與傳統(tǒng)的單芯片（Monolithic ASICs）集成方式相比，Chiplet異構集成技術在芯片性能功耗優(yōu)化、成本以及商業(yè)模式多方面具有優(yōu)勢和潛力，為CPU、FPGA以及網絡芯片等多領域芯片的研制提供了一種高效能、低成本的實現方式。Chiplet技術涉及的互連、封裝以及EDA等關鍵技術和標準逐漸成為學術界和工業(yè)界的研究熱點。

10月22日，由中國計算機協會（CCF）主辦的計算領域年度盛會中國計算機大會（CNCC）在北京隆重召開，會議針對Chiplet技術特設了主題技術論壇。來自中科院、新思科技、摩爾精英等機構企業(yè)的專家學者共同探討Chiplet技術以及對未來芯片產業(yè)的影響。

國內Chiplet的發(fā)展成果和布局

中科院計算所副研究員王穎博士在開場就談到了Chiplet的意義。他談到，從技術意義上來看，Chiplet是芯片生產與集成技術發(fā)展的趨勢，它所依賴的2.5D封裝或者3D堆疊技術具有低半徑高寬帶的物理連接特性，較低的數據搬運開銷以及更高的晶體管集成度；從工業(yè)意義上來講：Chiplet同時也是一種新的設計/商業(yè)模式，相比復用IP的單片SoC以及真三維芯片，Chiplet具有成本優(yōu)勢；再者 通過復用現有Die，它還具有開發(fā)敏捷度優(yōu)勢 ；通過集成Known-good Die，能提升大規(guī)模芯片良率；另外通過異質集成還能降低對工藝的依賴。

當然Chiplet還面臨著諸多挑戰(zhàn)，例如在封裝技術與生產工藝、EDA工具鏈、熱耗散，時鐘與功耗運輸網絡、片上互聯（NoC）或Interposer上互聯、Chiplet間接口與協議標準化、Chiplet模塊的DFT、驗證、可靠性與DFM、新的IP共享與授權模式上、體系結構設計，系統(tǒng)級設計的片間劃分等等。因此，Chiplet的發(fā)展還需要產業(yè)界的共同努力。

中國科學院計算技術研究所研究員韓銀和就《機器人專用處理器-多智能處理的異構架構和集成》主題發(fā)表了精彩的演講。他講到，隨著摩爾定律遲緩，需要更多結構創(chuàng)新，圖靈獎得主David Patterson的研究也表明芯片體系結構的黃金時代正在來臨。而具體到機器人領域上，機器人處理器是一個全新的芯片種類，他需要支持機器人應用所涉及到的主要功能的加速。我們也正在機器人專用處理器領域進行探索，并開發(fā)出了多款芯片。

“機器人處理信息的流程，可以抽象為感知-判定-決策-行動四個步驟，我們提出了Dadu、Dadu-P、Dadu-CD等多種異構并行架構，從宏觀上的路徑規(guī)劃，以及微觀上的關節(jié)控制計算兩個核心步驟上著手，加速機器人上運行的核心處理步驟。Dadu機器人處理器路線圖分為4代，第一代機械臂以CPU、CNN和關節(jié)運動為主，目前已流片；第二代主要是無人機，側重在運動規(guī)劃，驗證芯片已流片，新版本正在開發(fā)中；第三代則是服務機器人，采用CPU和OODA，相關的驗證芯片正在設計中；第四代將屬于認知機器人范疇，或許將采用新器件新集成的方法，我們也正在探索用Chiplet集成的方法，快速擴展芯片功能，降低芯片設計周期和制造成本?！表n銀和在會上介紹到。

在韓銀和看來， 專用處理器是星星之火，專用處理器種類型多了，也能成燎原之勢，彌補我們在通用處理器上的不足。

據Gartner預測，到2023年，計算產業(yè)的規(guī)模將超過2萬億美元。這2萬億美元不是延用傳統(tǒng)架構的計算產業(yè)，而是突破能效墻、散熱墻、優(yōu)化墻、內存墻、高速IO墻的基于系統(tǒng)架構、晶圓拼裝工藝創(chuàng)新的增量市場。

在立足國情揚長避短，謀求與美國同位乃至錯維競爭的問題上，國家數字交換系統(tǒng)工程技術研究中心研究員劉勤讓指出，需最大程度的發(fā)揮芯片技術在新結構、新計算、新互聯以及新集成上的后發(fā)優(yōu)勢，同時要充分兼顧國內在加工、封裝、測試和工具上的實際水平，以此來探索工藝與體系協同迭代的創(chuàng)新。因此，在深刻剖析集成電路發(fā)展困局的基礎上，結合軟件定義體系結構創(chuàng)新成果，軟件定義晶上系統(tǒng)（SDSoW）提出。

劉勤讓講解到，SDSoW從互連密度驅動智能涌現出發(fā)，用TCB集成代替PCB集成，實現3個數量級的互連密度提升；聯合體系結構的創(chuàng)新，用晶圓級資源倍增軟件定義的功能、性能和效能增益，實現1~3個數量級的性能和效能增益。通過軟件定義晶上系統(tǒng)的創(chuàng)新，在體積、帶寬、延遲、功耗、等方面可以獲得4~6個數量級的綜合增益，由此帶動集成電路從片上系統(tǒng)邁入晶上系統(tǒng)新時代，并全面刷新新型基礎設施的技術物理形態(tài)。

此外，SDSoW還將催生新經濟性的衡量指標和商業(yè)模式。 現在靠賣物化的芯片來獲得利潤， 目前主要以芯片設計/流片的費用對比芯片的預期銷售規(guī)模作為經濟性衡量指標；未來則是 靠賣云化的服務獲得利潤 ，以芯片設計/流片的費用對比芯片的預期服務次數作為經濟性衡量指標。服務模式在發(fā)生轉變，微電子技術經濟性的邊界也在轉變，因此， 我們需要探索出一條以“新賽場、新賽道”實現一流系統(tǒng)的集成電路發(fā)展的新道路。

新思科技高級技術經理王迎春的演講主題為《DesignWare Die-to-Die PHY Solution for Chiplet》。他介紹了Chiplet的典型的應用場景，如Scale SoC， Split SoC和異構計算等，以及與之適配的Synopsys DesignWare PHY IP solution，重點說明了PHY IP的技術指標對這些系統(tǒng)應用的意義。同時，簡要介紹了PHY IP的結構，完整的Chiplet設計流程和測試方案。Synopsys有最新的3DIC Compiler，這也是行業(yè)內 第一個完整的Chiplet設計平臺，具備360 o 視角的3D視圖，支持2.5D/3D封裝設計和實現的自動化和可視化，同時面向供電、發(fā)熱和噪聲進行優(yōu)化。

在摩爾精英董事長兼CEO張競揚看來，Chiplet無疑是未來芯片行業(yè)最重要的趨勢之一，這與整個電子和半導體產業(yè)的分工協作是一脈相承的。尤其是Foundry和IP授權模式的誕生，承擔了產業(yè)鏈一頭一尾的工作，大大降低了半導體產業(yè)的推入門檻。而隨著芯片定制成本攀升和碎片化市場的矛盾不斷凸顯，芯片行業(yè)需要大幅提升芯片研發(fā)效率。 回看“摩爾定律”其實暗藏伏線，其中一條路是按照每18個月集成度翻倍發(fā)展，另一條沒被大家關注的路徑是，通過封裝的形式將小功能模塊合在一起，可能是更經濟的方式。

“Chiplet推廣困難重重，六大要素互為因果。第一個是市場需求和采購不明確，不明確的原因是Chiplet的分工和互聯標準還沒有確認，因為沒有這些標準就沒有穩(wěn)定多樣的Chiplet供給，而對于SiP封裝設計和整合方面又面臨著軟件、模型和平臺上的難題，再就是現在還不具備柔性快速生產能力，最后就是品質管控和保險賠付問題比較復雜。”張競揚指出。

好在中國2000多家芯片公司中，有很多小公司愿意嘗試新的服務模式。而摩爾精英也正在探索建立一個SiP的平臺， 通過嚴選的SiP芯片、借力現有的KGD裸片過渡，統(tǒng)一芯片生產和品質控制 ，建立一站式Chiplet研發(fā)、生產、銷售協作平臺，從而能讓更多的芯片企業(yè)享受到SiP設計和柔性生產的服務。

中國科學院微電子研究所研究員王啟東針對《Chiplet與異質集成-摩爾定律延續(xù)的一些思考》的主題做了報告。王啟東講到，Chiplet與異質集成有本質區(qū)別：Chiplet的發(fā)起者主要是IDM和Foundry，如AMD和Intel， Chiplet主要解決Foundry的制造和成本問題，解決IDM的產品差異化問題 ， 解決off-the-shelf的多品種小批量問題 。而異質集成的發(fā)起者主要是OEM和Packaging house，對于數字、模擬、射頻、電源、天線等芯片來說， 小型化、高功能化，一體化將是最終訴求。

Chiplet的技術內涵其實是一個自上而下的革命，通過先進封裝技術如2.5D/3D TSV封裝、Fanout封裝、先進功能性基板等，結合標準的接口、協議形成Chiplet。但如前文所說，Chiplet在設計和制造等方面還面臨諸多挑戰(zhàn)，據王啟東介紹，微電子所的先進封裝平臺華進半導體是一家以先進封裝/系統(tǒng)集成技術研究與開發(fā)為主的企業(yè)化獨立運營的國家級研發(fā)平臺。目前中科院微電子所擁有Chiplet所需的先進封裝技術，覆蓋了設計、仿真、制造、測試的鏈條環(huán)節(jié)，希望與國內企業(yè)、院所一道開發(fā)標準接口與協議，打造國內基于Chiplet的生態(tài)。

Chiplet能否有利于解決芯片行業(yè)卡脖子難題？

中科院計算所副研究員王郁杰博士主持了最后的圓桌會議，會議中針對“Chiplet設計技術是不是未來芯片敏捷開發(fā)的使能技術？對芯片的設計流程有何影響？Chiplet是否有利于我國擺脫現有EDA與芯片制造行業(yè)卡脖子現狀？國內Chiplet制造、集成與封裝技術的現狀與未來？”這幾個問題，幾位演講人展開了激烈的討論。

劉勤讓認為Chiplet是對整個設計、技術以及產業(yè)形態(tài)的重塑，無論是從成本、摩爾定律的困局以及未來的云化服務商來看，Chiplet是技術和產業(yè)雙重需要的發(fā)展趨勢，這對我們擺脫現有困局具有現實意義。

王迎春也認為，從EDA發(fā)展的角度來看，Chiplet的發(fā)展是必然的趨勢，國際諸多組織都紛紛在Chiplet上發(fā)力。但EDA的創(chuàng)新是在核心基礎創(chuàng)新，解決卡脖子的問題不僅僅在Chiplet上，在EDA的布局布線、邏輯綜合以及最底層的算法上都要有創(chuàng)新。當下芯片行業(yè)備受重視，人才不斷涌進芯片行業(yè)，這對我們來說是一大利好。

張競揚指出，解決卡脖子問題不是把別人的手掙脫開，而是Chiplet可以孕育出更多創(chuàng)新的應用。全球芯片產業(yè)為4600多億美金，而全球GDP有80多萬億美金，還有很多芯片應用場景待開發(fā)。目前包括智能家居和機器人在內的諸多應用，按照今天的芯片設計成本攀升曲線，短期內是很難大規(guī)模普及的。如果能通過Chiplet技術，大幅降低芯片的成本，再借助中國的生態(tài)優(yōu)勢，打通更多的碎片化應用場景，則能產生更多的訂單，進一步擴大中國的消費市場。

王啟東表示，Chiplet可以緩和目前卡脖子的現狀，但它并不能從根本上解決這個問題。從系統(tǒng)應用角度來看，Chiplet可以支持大家百花齊放。而在關鍵的CPU、GPU、FPGA以及模擬工藝、特色工藝來看，集成電路的先進工藝技術仍是必修課，需要工藝人員的不懈努力解決高端制造問題，并與前端的IP、EDA進行互動形成協同的發(fā)展才可以解決現在的問題。

王穎認為，長遠來看，Chiplet技術確實是一項很重要的形式，但并不會完全替代PCB這樣的集成技術。對于當前卡脖子問題，Chiplet作為權宜之計，可以通過異質集成彌補先進IC工藝短板，追求系統(tǒng)級的效能優(yōu)勢，但不能從根本上解決問題，因為到新賽道之后，還是要考驗核心技術，例如Chiplet設計方法涉及的2.5D，3D集成制造技術，三維版圖設計、電源網絡、物理設計仿真等EDA技術。他期待有機構和工業(yè)界聯合起來，通過開源與標準化組織方式，率先把Chiplet設計模式所需的重要物理IP或者接口協議標準搭建起來，讓大家在上面做迭代，真正在Chiplet的賽道上避免卡脖子問題。
責任編輯:tzh