Image: IntelNMOS and PMOS devices usually sit side-by-side on chips. Intel has found a way to build them atop one another, compressing circuit sizes.

如今，幾乎每一個(gè)數(shù)字設(shè)備背后的邏輯電路都依賴于NMOS和PMOS兩種晶體管的配對(duì)。同樣的電壓信號(hào)下，其中一個(gè)開啟另一個(gè)就會(huì)關(guān)閉，把它們放在一起意味著只有其中之一發(fā)生變化時(shí)電力才會(huì)流動(dòng)，這大大降低了功耗。幾十年來，這對(duì)電子對(duì)一直并排在一起。隨著對(duì)芯片能力要求的不斷提升，電路就要繼續(xù)縮小。近日，在IEEE International Electron Devices Meeting(IEDM)會(huì)議上，英特爾展示了一種不同的方法：將電子對(duì)堆疊起來，使一對(duì)電子對(duì)位于另一對(duì)電子對(duì)之上。該方案有效地將簡單CMOS電路的占地面積減少了一半，這意味著未來集成電路的晶體管密度可能翻倍。

該方案首先采用了被廣泛認(rèn)可的下一代晶體管結(jié)構(gòu)，根據(jù)參與人員的不同，這種結(jié)構(gòu)被稱為各種各樣的納米片、納米帶、納米線或柵極全方位器件。晶體管的主要部分不再像今天那樣由垂直的硅翅片組成，納米片的溝道區(qū)域是由多個(gè)水平納米片相互疊放而成。

英特爾的工程師們用這些器件構(gòu)建了最簡單的CMOS邏輯電路，即逆變器。它需要兩個(gè)晶體管、兩個(gè)電源連接、一個(gè)輸入互連和一個(gè)輸出。即使像今天這樣，晶體管并排放置，排列也非常緊湊。但通過堆疊晶體管和調(diào)整互連，逆變器的面積被削減了一半。

Photo: IntelCMOS devices have evolved from planar to FinFET. They will soon move to nanosheet. Shrinking circuits further will require stacking NMOS and PMOS devices.

英特爾制造堆疊納米片的配方被稱為自對(duì)準(zhǔn)過程，因?yàn)樗诒举|(zhì)上是同一步驟制造這兩個(gè)設(shè)備。這一點(diǎn)很重要，因?yàn)樵黾拥诙€(gè)步驟，比如，將它們構(gòu)建在單獨(dú)的晶圓上，然后將晶圓連接在一起，可能會(huì)導(dǎo)致未對(duì)準(zhǔn)，從而破壞任何潛在的電路。

從本質(zhì)上講，這個(gè)過程的核心是對(duì)制造納米片狀晶體管步驟的修改。它從重復(fù)的硅和硅鍺層開始，將其雕刻成一個(gè)細(xì)長的鰭狀物，然后蝕刻掉硅鍺，留下一組懸浮的硅納米片。通常，所有的納米片都會(huì)形成一個(gè)晶體管。但是在這里，最上面的兩個(gè)納米片連接到摻磷硅上以形成NMOS器件，最下面的兩個(gè)納米片連接到摻硼硅鍺上以產(chǎn)生PMOS。

英特爾高級(jí)研究員兼組件研究總監(jiān)Robert Chau表示，完整的“集成流程”當(dāng)然更復(fù)雜，但英特爾研究人員努力使其盡可能簡單。集成流程不能太復(fù)雜，因?yàn)檫@將影響用堆疊式CMOS制造芯片的實(shí)用性。這是一個(gè)非常實(shí)際的流程。

“一旦我們掌握了竅門，下一步就是追求性能，”他說。這可能包括改進(jìn)PMOS器件，而PMOS器件目前在驅(qū)動(dòng)電流的能力上落后于NMOS器件。這個(gè)問題的答案很可能是晶體管通道引入“應(yīng)變”，Chau說。其想法是扭曲硅晶體的晶格，使電荷載流子（本例中為空穴）更快地穿過。英特爾早在2002年就在其設(shè)備中引入了應(yīng)變。在IEDM的另一項(xiàng)研究中，英特爾展示了一種在納米帶晶體管中同時(shí)產(chǎn)生壓縮應(yīng)變和拉伸應(yīng)變的方法。

Photo: IntelThe inverter consists of two transistors on top of one another with some parts and interconnects in common.

其他研究機(jī)構(gòu)也在尋求堆疊納米片的設(shè)計(jì)，盡管它們有時(shí)被稱為互補(bǔ)場效應(yīng)晶體管（CFETs）。比利時(shí)研究機(jī)構(gòu)Imec率先提出了CFET概念，并在去年6月的IEEE VLSI研討會(huì)上報(bào)告了CFET的構(gòu)建。然而，Imec元件并非完全由納米片晶體管制成。取而代之的是，底層是一個(gè)FinFET，頂層是一個(gè)納米片。臺(tái)灣的研究人員報(bào)道了一種CFET結(jié)構(gòu)的生產(chǎn)，這種結(jié)構(gòu)的PMOS和NMOS各有一個(gè)納米片。相比之下，英特爾的電路有一個(gè)兩納米片的NMO在一個(gè)三納米片的PMO上，這更接近于當(dāng)堆疊成為必要時(shí)設(shè)備的樣子。

責(zé)任編輯：xj

原文標(biāo)題：英特爾最新技術(shù) 堆疊納米晶體管可能成為摩爾定律的下一步

文章出處：【微信公眾號(hào)：IEEE電氣電子工程師學(xué)會(huì)】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。