HLS導(dǎo)出的.xo文件如何導(dǎo)入到Vitis里面
Q1
HLS導(dǎo)出的.xo文件如何導(dǎo)入到Vitis里面？需要把.xo文件解壓，然后把文件夾導(dǎo)入到Vitis Kernel/src文件夾下嗎？
這下圖中，將xo文件作為源文件import時(shí)，xo文件顯示為灰色，添加不了
A1
只需要把xo文件作為源文件加入Vitis工程即可（Link時(shí)會直接使用）
最后一個(gè)窗口選中xo文件的所在目錄，點(diǎn)窗口右上角“Open”，然后就能在目錄中選擇要加的源文件（包括xo文件）如下圖：
總結(jié)：不需要進(jìn)到最后一層，添加的是.xo文件的上層文件夾。把這個(gè)文件夾添加進(jìn)去之后再勾選.xo文件
責(zé)任編輯：haq
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
文件
+關(guān)注
關(guān)注
1文章
598瀏覽量
26124 -
HLS
+關(guān)注
關(guān)注
1文章
135瀏覽量
25992 -
Vitis
+關(guān)注
關(guān)注
0文章
158瀏覽量
8433
原文標(biāo)題：本周一問 | Vitis HLS 如何添加HLS導(dǎo)出的.xo文件？
文章出處：【微信號：gh_2d1c7e2d540e，微信公眾號：XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
如何使用AMD Vitis硬件在環(huán)功能運(yùn)行Vitis子系統(tǒng)設(shè)計(jì)
到目前為止，本文關(guān)于 AMD Versal AIE 驗(yàn)證和 AMD Vitis 新的驗(yàn)證功能的研究，所有內(nèi)容都基于仿真完成。
頁面導(dǎo)入導(dǎo)出功能怎么用？如何快速合并兩個(gè)工程，復(fù)制粘貼注意事項(xiàng)？
頁面導(dǎo)入導(dǎo)出功能怎么用？如何快速合并兩個(gè)工程，復(fù)制粘貼注意事項(xiàng)？
發(fā)表于 02-03 14:16
頁面導(dǎo)入導(dǎo)出功能怎么用？如何快速合并兩個(gè)工程，復(fù)制粘貼注意事項(xiàng)？
頁面導(dǎo)入導(dǎo)出功能怎么用？如何快速合并兩個(gè)工程，復(fù)制粘貼注意事項(xiàng)？
發(fā)表于 01-28 15:17
HLS設(shè)計(jì)中的BRAM使用優(yōu)勢
高層次綜合（HLS）是一種將高級編程語言（如C、C++或SystemC）轉(zhuǎn)換為硬件描述語言（HDL）的設(shè)計(jì)方法。在FPGA設(shè)計(jì)中，設(shè)計(jì)者可以靈活地利用FPGA內(nèi)部的資源，如塊RAM（BRAM）。雖然
PCB Gerber文件如何導(dǎo)出
對于新手電子工程師，特別是沒接觸過PCB打板的，在聽到Gerber文件、阻焊開窗、綠油黑油、開鋼網(wǎng)，導(dǎo)出Gerber文件發(fā)給板廠，講這些術(shù)語的時(shí)候是不是有些懵逼，不用怕。下面我將對Gerber
如何將Primus生成的波形文件導(dǎo)入MATLAB
VCD 文件及其查看器，如 GTKWave，擅長記錄和展示波形，而 MATLAB 擅長對復(fù)雜數(shù)據(jù)進(jìn)行計(jì)算、分析和可視化。在項(xiàng)目設(shè)計(jì)開發(fā)階段，有時(shí)候，我們需要將 EDA 工具生成的波形數(shù)據(jù)，導(dǎo)入到 MATLAB 中進(jìn)行更深入的分析、處理或可視化。
AMD Vitis AI 5.1測試版發(fā)布
AMD Vitis AI 5.1全新發(fā)布——新增了對 AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API，可在嵌入式平臺上實(shí)現(xiàn)可擴(kuò)展的高性能推理。
如何在vivadoHLS中使用.TLite模型
本帖欲分享如何在vivadoHLS中使用.TLite模型。在Vivado HLS中導(dǎo)入模型后，需要設(shè)置其輸入和輸出接口以與您的設(shè)計(jì)進(jìn)行適配。
1. 在Vivado HLS項(xiàng)目中導(dǎo)入模型
發(fā)表于 10-22 06:29
凡億Allegro Skill工藝輔助之導(dǎo)出DXF和3D文件
在電子產(chǎn)品開發(fā)中，PCB設(shè)計(jì)需要與機(jī)械外殼或其他結(jié)構(gòu)部件緊密配合。通過將PCB設(shè)計(jì)導(dǎo)出為DXF格式，結(jié)構(gòu)工程師可以快速獲取PCB的外形尺寸、安裝孔位置等信息，并將其導(dǎo)入到機(jī)械設(shè)計(jì)軟件中，如SolidWorks、AutoCAD等進(jìn)行結(jié)構(gòu)核對或其他結(jié)構(gòu)部件的設(shè)計(jì)。
如何在Unified IDE中創(chuàng)建視覺庫HLS組件
組件開始，該組件可以導(dǎo)出為 XO 文件用于 Vitis 系統(tǒng)工程；這與“自上而下的流程”相反，后者從 Vitis 工程開始，然后將
【Banana Pi BPI-RV2開發(fā)板試用體驗(yàn)】移植lrzsz以便從串口和ssh導(dǎo)入導(dǎo)出文件
cp src/lrz /mnt/d
cp src/lsz /mnt/d
使用Winscp導(dǎo)入到開發(fā)板
開發(fā)板中
chmod +x lrz
chmod +x lsz
mv lrz rz
mv lsz sz
此時(shí)就可以使用rz，sz導(dǎo)入
發(fā)表于 06-25 16:39
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎(chǔ)上撰寫，但使用的是 AMD Vitis Unifie
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個(gè) HLS IP，通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運(yùn)算，然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設(shè)計(jì)中使用此
Simcenter FLOEFD EDA Bridge模塊：使用導(dǎo)入的詳細(xì)PCB設(shè)計(jì)和IC熱特性來簡化熱分析
的EDABridge模塊可將印刷電路板(PCB)詳細(xì)導(dǎo)入到您選擇的機(jī)械計(jì)算機(jī)輔助設(shè)計(jì)(MCAD)工具中，為熱分析做準(zhǔn)備。一直以來，訪問PCB數(shù)據(jù)的有效方法是使用中間數(shù)
TSolidX應(yīng)用：液晶掩膜結(jié)構(gòu)GDSⅡ文件的生成和導(dǎo)出
TX系列的布局編輯器TX Layout軟件可以支持GDSⅡ文件的導(dǎo)入和導(dǎo)出，其功能如下：
1. GDS文件的導(dǎo)入
1.1創(chuàng)建一個(gè)帶有GDSⅡ
發(fā)表于 05-20 08:45
評論