近日,全球晶圓代工龍頭臺(tái)積電宣布推出4nm制程工藝——N4P,希望借此贏得明年蘋果公司A16處理器代工訂單。臺(tái)積電表示,憑借5nm(N5)、4nm(N4)、3nm(N3)、以及最新的N4P制程,將能夠?yàn)楫a(chǎn)業(yè)界提供多樣且強(qiáng)大的技術(shù)組合選擇。
說是4nm工藝,實(shí)際上N4P和此前臺(tái)積電推出的N6性質(zhì)一樣,都是當(dāng)前工藝節(jié)點(diǎn)的進(jìn)一步增強(qiáng)版。從下圖能夠看出,在臺(tái)積電追隨摩爾定律的工藝節(jié)點(diǎn)推進(jìn)路線圖中,是沒有6nm這一標(biāo)識(shí)的。
實(shí)際上,N4P工藝是臺(tái)積電5nm工藝的第三個(gè)增強(qiáng)版本,繼N5、N5P和N4工藝之后,臺(tái)積電在N4P工藝中進(jìn)一步改善了工藝性能。根據(jù)臺(tái)積電的介紹,N4P工藝相較于第一代N5工藝,晶體管密度增加了6%,效能上提升了11%,比上一代N4工藝效能提升了6%。此外,N4P工藝進(jìn)一步降低了芯片的功耗,相較N5工藝降低了22%。
此外,在N4P工藝上,臺(tái)積電進(jìn)一步減少了光罩層數(shù),進(jìn)而降低了芯片制造的復(fù)雜度,并改善客戶產(chǎn)品的生命周期。為了方便客戶在N5和N4節(jié)點(diǎn)上進(jìn)行產(chǎn)品移植,臺(tái)積電表示,將尋求最大限度地提高 N4 和 N5 之間的設(shè)計(jì)兼容性,降低將設(shè)計(jì)完全移植到新節(jié)點(diǎn)的成本。
臺(tái)積電業(yè)務(wù)發(fā)展高級(jí)副總裁 Kevin Zhang 博士指出:“通過 N4P工藝,臺(tái)積電加強(qiáng)了我們的先進(jìn)邏輯半導(dǎo)體技術(shù)組合,每一項(xiàng)都具有獨(dú)特的性能、功效和成本組合。N4P 經(jīng)過優(yōu)化,可為 HPC 和移動(dòng)應(yīng)用提供進(jìn)一步增強(qiáng)的先進(jìn)技術(shù)平臺(tái)?!?br />
臺(tái)積電表示,N4P工藝設(shè)計(jì)將得到臺(tái)積電針對(duì)硅IP和EDA綜合設(shè)計(jì)生態(tài)系統(tǒng)的大力支持。得益于臺(tái)積電及其 Open Innovation Platform合作伙伴幫助加快產(chǎn)品開發(fā)周期,首批基于 N4P 技術(shù)的產(chǎn)品有望在 2022 年下半年流片。
臺(tái)積電發(fā)布N4P工藝之后,WikiChip官網(wǎng)針對(duì)臺(tái)積電的技術(shù)路線進(jìn)行了擴(kuò)充,如上圖所示。我們能夠發(fā)現(xiàn)一個(gè)很有趣的現(xiàn)象,當(dāng)工藝節(jié)點(diǎn)一點(diǎn)點(diǎn)縮小后,臺(tái)積電在每一個(gè)“標(biāo)準(zhǔn)節(jié)點(diǎn)”上,分化出了越來越多的延伸工藝。有從業(yè)者認(rèn)為,臺(tái)積電此舉從側(cè)面反應(yīng)出目前摩爾定律演進(jìn)的壓力,后續(xù)N3和N2工藝節(jié)點(diǎn),預(yù)計(jì)會(huì)延伸出更多的“工藝旁支”,以掩蓋摩爾定律失速的事實(shí)。
從時(shí)間節(jié)點(diǎn)上我們不難看出,臺(tái)積電N4P工藝的目標(biāo)是明年蘋果A16處理器訂單。根據(jù)此前的報(bào)道,蘋果A16處理器確實(shí)將會(huì)采用臺(tái)積電4nm工藝,以此實(shí)現(xiàn)更強(qiáng)的性能表現(xiàn)。根據(jù)爆料消息,憑借臺(tái)積電N4P工藝,以及芯片內(nèi)部的架構(gòu)創(chuàng)新(CPU大核升級(jí)為Avalanche、小核升級(jí)為Blizzard),A16處理器相較于A15處理器的性能提升將會(huì)達(dá)到20%以上,有爆料稱是22%。
可能有人會(huì)疑惑,此前臺(tái)積電不是說2022年下半年大規(guī)模量產(chǎn)3nm嗎?N4P的出現(xiàn)是否意味著N3的延期,從目前的爆料消息來看,三星和臺(tái)積電的3nm進(jìn)展都不如預(yù)想中那么順利,存在漏電和性能提升不達(dá)標(biāo)等情況,預(yù)計(jì)臺(tái)積電3nm量產(chǎn)時(shí)間將推遲4個(gè)月左右,很有可能為蘋果A17處理器提供代工服務(wù)。
說是4nm工藝,實(shí)際上N4P和此前臺(tái)積電推出的N6性質(zhì)一樣,都是當(dāng)前工藝節(jié)點(diǎn)的進(jìn)一步增強(qiáng)版。從下圖能夠看出,在臺(tái)積電追隨摩爾定律的工藝節(jié)點(diǎn)推進(jìn)路線圖中,是沒有6nm這一標(biāo)識(shí)的。

圖源:臺(tái)積電官網(wǎng)
實(shí)際上,N4P工藝是臺(tái)積電5nm工藝的第三個(gè)增強(qiáng)版本,繼N5、N5P和N4工藝之后,臺(tái)積電在N4P工藝中進(jìn)一步改善了工藝性能。根據(jù)臺(tái)積電的介紹,N4P工藝相較于第一代N5工藝,晶體管密度增加了6%,效能上提升了11%,比上一代N4工藝效能提升了6%。此外,N4P工藝進(jìn)一步降低了芯片的功耗,相較N5工藝降低了22%。
此外,在N4P工藝上,臺(tái)積電進(jìn)一步減少了光罩層數(shù),進(jìn)而降低了芯片制造的復(fù)雜度,并改善客戶產(chǎn)品的生命周期。為了方便客戶在N5和N4節(jié)點(diǎn)上進(jìn)行產(chǎn)品移植,臺(tái)積電表示,將尋求最大限度地提高 N4 和 N5 之間的設(shè)計(jì)兼容性,降低將設(shè)計(jì)完全移植到新節(jié)點(diǎn)的成本。
臺(tái)積電業(yè)務(wù)發(fā)展高級(jí)副總裁 Kevin Zhang 博士指出:“通過 N4P工藝,臺(tái)積電加強(qiáng)了我們的先進(jìn)邏輯半導(dǎo)體技術(shù)組合,每一項(xiàng)都具有獨(dú)特的性能、功效和成本組合。N4P 經(jīng)過優(yōu)化,可為 HPC 和移動(dòng)應(yīng)用提供進(jìn)一步增強(qiáng)的先進(jìn)技術(shù)平臺(tái)?!?br />
臺(tái)積電表示,N4P工藝設(shè)計(jì)將得到臺(tái)積電針對(duì)硅IP和EDA綜合設(shè)計(jì)生態(tài)系統(tǒng)的大力支持。得益于臺(tái)積電及其 Open Innovation Platform合作伙伴幫助加快產(chǎn)品開發(fā)周期,首批基于 N4P 技術(shù)的產(chǎn)品有望在 2022 年下半年流片。

圖源:WikiChip
臺(tái)積電發(fā)布N4P工藝之后,WikiChip官網(wǎng)針對(duì)臺(tái)積電的技術(shù)路線進(jìn)行了擴(kuò)充,如上圖所示。我們能夠發(fā)現(xiàn)一個(gè)很有趣的現(xiàn)象,當(dāng)工藝節(jié)點(diǎn)一點(diǎn)點(diǎn)縮小后,臺(tái)積電在每一個(gè)“標(biāo)準(zhǔn)節(jié)點(diǎn)”上,分化出了越來越多的延伸工藝。有從業(yè)者認(rèn)為,臺(tái)積電此舉從側(cè)面反應(yīng)出目前摩爾定律演進(jìn)的壓力,后續(xù)N3和N2工藝節(jié)點(diǎn),預(yù)計(jì)會(huì)延伸出更多的“工藝旁支”,以掩蓋摩爾定律失速的事實(shí)。
從時(shí)間節(jié)點(diǎn)上我們不難看出,臺(tái)積電N4P工藝的目標(biāo)是明年蘋果A16處理器訂單。根據(jù)此前的報(bào)道,蘋果A16處理器確實(shí)將會(huì)采用臺(tái)積電4nm工藝,以此實(shí)現(xiàn)更強(qiáng)的性能表現(xiàn)。根據(jù)爆料消息,憑借臺(tái)積電N4P工藝,以及芯片內(nèi)部的架構(gòu)創(chuàng)新(CPU大核升級(jí)為Avalanche、小核升級(jí)為Blizzard),A16處理器相較于A15處理器的性能提升將會(huì)達(dá)到20%以上,有爆料稱是22%。
可能有人會(huì)疑惑,此前臺(tái)積電不是說2022年下半年大規(guī)模量產(chǎn)3nm嗎?N4P的出現(xiàn)是否意味著N3的延期,從目前的爆料消息來看,三星和臺(tái)積電的3nm進(jìn)展都不如預(yù)想中那么順利,存在漏電和性能提升不達(dá)標(biāo)等情況,預(yù)計(jì)臺(tái)積電3nm量產(chǎn)時(shí)間將推遲4個(gè)月左右,很有可能為蘋果A17處理器提供代工服務(wù)。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
臺(tái)積電
+關(guān)注
關(guān)注
44文章
5812瀏覽量
177107 -
晶圓代工
+關(guān)注
關(guān)注
6文章
883瀏覽量
49832 -
5nm
+關(guān)注
關(guān)注
1文章
343瀏覽量
26677
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
今日看點(diǎn):臺(tái)積電敦促客戶預(yù)訂 2nm 制程產(chǎn)能;廣州再添兩大百億級(jí)半導(dǎo)體項(xiàng)目
臺(tái)積電敦促客戶預(yù)訂 2nm 制程產(chǎn)能 業(yè)內(nèi)報(bào)道稱臺(tái)積電
臺(tái)積電計(jì)劃建設(shè)4座先進(jìn)封裝廠,應(yīng)對(duì)AI芯片需求
電子發(fā)燒友網(wǎng)報(bào)道 近日消息,臺(tái)積電計(jì)劃在嘉義科學(xué)園區(qū)先進(jìn)封裝二期和南部科學(xué)園區(qū)三期各建設(shè)兩座先進(jìn)封裝廠。這4座新廠的建成,將顯著提升臺(tái)
1.4nm制程工藝!臺(tái)積電公布量產(chǎn)時(shí)間表
供應(yīng)一度面臨緊張局面。為應(yīng)對(duì)市場(chǎng)激增的訂單,臺(tái)積電已啟動(dòng)新建三座工廠的擴(kuò)產(chǎn)計(jì)劃,旨在進(jìn)一步提升產(chǎn)能,保障客戶供應(yīng)鏈的穩(wěn)定交付。 ? 與此同時(shí),臺(tái)積
看點(diǎn):臺(tái)積電2納米N2制程吸引超15家客戶 英偉達(dá)擬向OpenAI投資1000億美元
。 不單是蘋果、聯(lián)發(fā)科、高通的手機(jī)芯片將會(huì)采用臺(tái)積電2nm制程,AMD、博通及谷歌、亞馬遜等客戶都在加大2nm制程芯片的搶單,比如AMD與聯(lián)
Cadence基于臺(tái)積電N4工藝交付16GT/s UCIe Gen1 IP
我們很高興展示基于臺(tái)積電成熟 N4 工藝打造的 Gen1 UCIe IP 的 16GT/s 眼圖。該 IP 一次流片成功且眼圖清晰開闊,為尋
臺(tái)積電2nm工藝突然泄密
據(jù)媒體報(bào)道,臺(tái)積電爆出工程師涉嫌盜取2納米制程技術(shù)機(jī)密,臺(tái)灣檢方經(jīng)調(diào)查后,向法院申請(qǐng)羈押禁見3名涉案人員獲準(zhǔn)。 據(jù)悉,由于臺(tái)“科學(xué)及技術(shù)委員會(huì)”已將14納米以下制程的IC制造技術(shù)納入臺(tái)
PCIe 6.0 SSD主控芯片曝光!4nm制程,順序讀取高達(dá)28 GB/s
電子發(fā)燒友網(wǎng)綜合報(bào)道,日前,慧榮科技首次曝光了其下一代企業(yè)級(jí)SSD主控芯片——SM8466。該款重磅新品將支持PCIe Gen6標(biāo)準(zhǔn),采用臺(tái)積電4nm制程,可實(shí)現(xiàn)高達(dá)28 GB/s的順
力旺NeoFuse于臺(tái)積電N3P制程完成可靠度驗(yàn)證
力旺電子宣布,其一次性可編程內(nèi)存(One-Time Programmable, OTP)NeoFuse已于臺(tái)積電N3P制程完成可靠度驗(yàn)證。N3P
新思科技攜手是德科技推出AI驅(qū)動(dòng)的射頻設(shè)計(jì)遷移流程
新思科技與是德科技宣布聯(lián)合推出人工智能(AI)驅(qū)動(dòng)的射頻設(shè)計(jì)遷移流程,旨在加速?gòu)?b class='flag-5'>臺(tái)積公司N6RF+向N4P
臺(tái)積電2nm良率超 90%!蘋果等巨頭搶單
當(dāng)行業(yè)還在熱議3nm工藝量產(chǎn)進(jìn)展時(shí),臺(tái)積電已經(jīng)悄悄把2nm技術(shù)推到了關(guān)鍵門檻!據(jù)《經(jīng)濟(jì)日?qǐng)?bào)》報(bào)道
Cadence攜手臺(tái)積公司,推出經(jīng)過其A16和N2P工藝技術(shù)認(rèn)證的設(shè)計(jì)解決方案,推動(dòng) AI 和 3D-IC芯片設(shè)計(jì)發(fā)展
:CDNS)近日宣布進(jìn)一步深化與臺(tái)積公司的長(zhǎng)期合作,利用經(jīng)過認(rèn)證的設(shè)計(jì)流程、經(jīng)過硅驗(yàn)證的 IP 和持續(xù)的技術(shù)協(xié)作,加速 3D-IC 和先進(jìn)節(jié)點(diǎn)技術(shù)的芯片開發(fā)進(jìn)程。作為臺(tái)積公司
小米玄戒O1、聯(lián)發(fā)科天璣9400e與高通驍龍8s Gen4的全面對(duì)比分析
小米玄戒O1、聯(lián)發(fā)科天璣9400e與高通驍龍8s Gen4全面對(duì)比分析 一、技術(shù)架構(gòu)與工藝制程 維度 小米玄戒O1 聯(lián)發(fā)科天璣9400e 高通驍龍8s Gen4 制程工藝
臺(tái)積電先進(jìn)制程漲價(jià),最高或達(dá)30%!
據(jù)知情人士透露,臺(tái)積電2nm工藝晶圓的價(jià)格將較此前上漲10%,去年300mm晶圓的預(yù)估價(jià)格為3萬美元,而新定價(jià)將達(dá)到3.3萬美元左右。此外,
發(fā)表于 05-22 01:09
?1351次閱讀
西門子與臺(tái)積電合作推動(dòng)半導(dǎo)體設(shè)計(jì)與集成創(chuàng)新 包括臺(tái)積電N3P N3C A14技術(shù)
西門子和臺(tái)積電在現(xiàn)有 N3P 設(shè)計(jì)解決方案的基礎(chǔ)上,進(jìn)一步推進(jìn)針對(duì)臺(tái)積電
發(fā)表于 05-07 11:37
?1633次閱讀
AMD實(shí)現(xiàn)首個(gè)基于臺(tái)積電N2制程的硅片里程碑
基于臺(tái)積電先進(jìn)2nm(N2)制程技術(shù)的高性能計(jì)算產(chǎn)品。這彰顯了AMD與臺(tái)
臺(tái)積電推出N4P工藝,“真4nm”還是“數(shù)字游戲”?
評(píng)論