日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

在Vivado中怎么定制Strategy

FPGA技術驛站 ? 來源:TeacherGaoFPGAHub ? 作者:TeacherGJ ? 2021-11-18 16:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Vivado提供了多種Synthesis策略和Implementation策略,用戶可以直接使用這些策略。尤其是希望通過掃描策略的方式實現(xiàn)時序收斂時,直接使用這些預定義的策略會很方便快捷。本質上,策略之間的差異是一些選項的不同造成的。以Implementation為例,這些選項包括每個子步驟的directive值。VivadoImplementation包括7個子步驟:opt_design(設計優(yōu)化)power_opt_design(布局前功耗優(yōu)化)place_design(布局)power_opt_design(布局后功耗優(yōu)化)phys_opt_design(布局后物理優(yōu)化)route_design(布線)phys_opt_design(布線后物理優(yōu)化)每個子步驟都有一些共同的選項:tcl.pre、tcl.post、directive和More options,有些選項還有is_enabled。這些選項不同值的組合就構成了Strategy之間的差異。在此基礎上,Vivado還提供了用戶定制策略,以滿足不同需求。那么,如何生成用戶定制的策略呢?我們以Implementation為例說明(同樣的方法也適用于Synthesis)。

第一步:打開Vivado工程設置選項Flow Navigator下 -》 Project Manager -》 Settings,會顯示如下圖所示界面。在Tool Settings下,選中Run Strategies,即圖中標記1,同時將Flow切換為Vivado Implementation 2021,即圖中標記2。

第二步:創(chuàng)建策略可以直接創(chuàng)建一個新策略,也可以復制一個已有的策略并重新命名,然后再修改相應的選項。上圖中點擊紅色方框即可創(chuàng)建一個新策略,會彈出如下圖所示對話。

第三步:設置相應選項在上一步的基礎上,Vivado會顯示如下界面,這時我們的主要工作區(qū)域就是圖中紅色方框標記的區(qū)域??梢栽谶@里設置哪些子步驟是is_enabled,還可以設置子步驟的directive,或者在More Options里添加其他選項。

至此,創(chuàng)建策略的步驟就完成了。創(chuàng)建一個新的Design Run,就可以使用這個新建的Strategy,如下圖所示。很多工程師通常是將某個Implementation Run的Strategy設置為預定義策略,然后修改相應的選項??梢钥吹讲呗悦麜惶砑右粋€星號,意味著這個策略的選項被改動。這樣做并不利用對比和復用。

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Strategy
    +關注

    關注

    0

    文章

    11

    瀏覽量

    8224
  • 工程
    +關注

    關注

    0

    文章

    170

    瀏覽量

    29841
  • Vivado
    +關注

    關注

    19

    文章

    860

    瀏覽量

    71428

原文標題:Vivado下如何定制Strategy?

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術驛站】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    VivadoIP核被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?591次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b>IP核被鎖定的解決辦法

    Vivado時序約束invert參數(shù)的作用和應用場景

    Vivado的時序約束,-invert是用于控制信號極性的特殊參數(shù),應用于時鐘約束(Clock Constraints)和延遲約束(Delay Constraints),用于指定
    的頭像 發(fā)表于 02-09 13:49 ?456次閱讀
    <b class='flag-5'>Vivado</b>時序約束<b class='flag-5'>中</b>invert參數(shù)的作用和應用場景

    vivado中常用時序約束指令介紹

    vivado,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發(fā)表于 01-20 16:15 ?668次閱讀

    使用Vivado 2018.2編譯E203的mcs文件,遇到的問題求解

    Hi 各位,我嘗試使用Vivado 2018.2編譯E203的mcs文件,遇到如下兩個問題: 1. 按照書中步驟運行,執(zhí)行完make mcs之后得到的mcs文件與git預編譯出來的mcs文件有
    發(fā)表于 11-11 06:04

    Hbirdv2vivado2018.3上的仿真工作

    =hbird-e200 CORE=e203 DOWNLOAD=itcm USE_NANO=1 NANO_PFLOAT=0(注意:DOWNLOAD=itcm必須改為itcm,因為vivado仿真時我們
    發(fā)表于 10-31 08:43

    Windows10上運行vivado使用tcl文件創(chuàng)建E203項目路徑錯誤的問題

    先按照官方給的開源項目,e203_hbirdv2-masterfpgamcu200t目錄下的Makefile內(nèi)容手動創(chuàng)建vivado工程。 調(diào)用.tcl文件的過程,每次進行到
    發(fā)表于 10-28 07:19

    VIVADO對NICE進行波形仿真的小問題的解決

    https://www.rvmcu.com/community-topic-id-386.html 以上鏈接為如何生成.verilog,并在VIVADO中生成波形的例子。我們實踐過程,發(fā)現(xiàn)了兩個
    發(fā)表于 10-27 06:41

    vcs和vivado聯(lián)合仿真

    ; 原因在于:正常的話我們直接點擊Compile進行編譯就可以了,但是直接編譯后會產(chǎn)生systemc的編譯錯誤;是由于vivado2021.2版本與vcs2018的版本不匹配問題造成。ug900
    發(fā)表于 10-24 07:28

    vivado上基于二進制碼對指令運行狀態(tài)進行判斷

    vivado仿真運行判斷狀態(tài)是否正確。 獲取二進制代碼 Nucleistudio打開相關項目的Properties,按路徑打開C/C++ Build -&gt;setting,找到
    發(fā)表于 10-24 06:31

    Nucleistudio+Vivado協(xié)同仿真教程

    編譯完成后,我們會在工程目錄下發(fā)現(xiàn)生成了.verilog文件,此即為我們仿真需用到的文件,可以將改文件復制保存在tb目錄下 聯(lián)合仿真 我們前面創(chuàng)建的Vivado工程添加仿真文件
    發(fā)表于 10-23 06:22

    如何使用rt-thread studio,使用 定制化的SDK建立工程?

    --target=eclipse生成 rt-thread studio 工程 rt-thread studio,使用sdk Manager 導入配置成功。 配置成功了, 問題: 我如何使用在 rt-thread studio
    發(fā)表于 09-26 06:16

    AMD Vivado ChipScope助力硬件調(diào)試

    許多硬件問題只有整個集成系統(tǒng)實時運行的過程才會顯現(xiàn)出來。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程,可在系統(tǒng)運行期間最大限度提升對可編程邏輯的觀測能力,助力設計調(diào)試。
    的頭像 發(fā)表于 09-05 17:08 ?1325次閱讀

    vivado仿真時GSR信號的影響

    利用vivado進行設計xilinx FPGA時,寫完設計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1618次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對應的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,某些情況下,我們可能會發(fā)現(xiàn) Vivado 的界面無法選中目標開發(fā)板,導致只能手動選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1990次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1518次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結果
    平潭县| 北辰区| 沛县| 鄂托克前旗| 阿城市| SHOW| 都江堰市| 通道| 富民县| 揭西县| 获嘉县| 攀枝花市| 达日县| 沈丘县| 辛集市| 甘谷县| 庄河市| 巴彦淖尔市| 通化县| 合阳县| 杭锦后旗| 南川市| 三都| 巴彦淖尔市| 田阳县| 广平县| 隆尧县| 通辽市| 临海市| 溧阳市| 娄烦县| 南京市| 隆尧县| 忻州市| 松滋市| 新巴尔虎右旗| 政和县| 南安市| 仙游县| 黄平县| 双鸭山市|