ChipScope 功能與特性

許多硬件問(wèn)題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過(guò)程中才會(huì)顯現(xiàn)出來(lái)。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程，可在系統(tǒng)運(yùn)行期間最大限度提升對(duì)可編程邏輯的觀測(cè)能力，助力設(shè)計(jì)調(diào)試。

設(shè)計(jì)觀測(cè)

可觀測(cè)的內(nèi)部節(jié)點(diǎn)數(shù)量增至數(shù)百個(gè)，設(shè)計(jì)的內(nèi)部工作情況一目了然。

深入分析

實(shí)施復(fù)雜的觸發(fā)條件并對(duì)設(shè)計(jì)進(jìn)行多角度的深入分析。

快速調(diào)試迭代

利用增量編譯流程加快迭代，并使用 Python 實(shí)現(xiàn)任務(wù)自動(dòng)化。

AMD Vivado ChipScope Analyzer

本視頻將為您提供關(guān)于如何實(shí)施和使用 ChipScope 進(jìn)行硬件調(diào)試的實(shí)用概覽。視頻包含如下內(nèi)容：將內(nèi)部邏輯分析器和調(diào)試核集成到可編程邏輯、設(shè)置觸發(fā)器，以及分析捕獲的數(shù)據(jù)以快速識(shí)別和解決問(wèn)題。

硬件調(diào)試分步操作教程

開發(fā)者技術(shù)分享：Adam Taylor 是嵌入式系統(tǒng)和 FPGA 的設(shè)計(jì)和開發(fā)專家，他針對(duì) AMD Versal 和 UltraScale+ 器件各編制了一套教程，通過(guò)這兩套教程，可了解如何使用 Vivado ChipScope 在真實(shí)的系統(tǒng)中進(jìn)行硬件調(diào)試。每套演示教程都著重介紹了調(diào)試方法，并展示了如何有效地檢測(cè)設(shè)計(jì)，還包括多項(xiàng)可運(yùn)行和探索的項(xiàng)目。

全面的調(diào)試流程

采用靈活的方法進(jìn)行調(diào)試 IP 檢測(cè)、設(shè)計(jì)分析和運(yùn)行時(shí)配置，并通過(guò)增量編譯加快調(diào)試迭代。

IP Integrator

IP 即插即用：從 IP 目錄中選擇 ILA，并通過(guò)用戶界面配置信號(hào)探測(cè)器和數(shù)據(jù)捕獲深度。

RTL

RTL 插入：自定義 ILA 模塊的 HDL 源文件，已實(shí)現(xiàn)精準(zhǔn)的信號(hào)探測(cè)。通過(guò) IP Integrator 集成到頂層 RTL。

Synthesis

增量編譯：綜合后插入；在完成綜合后標(biāo)記要探測(cè)的信號(hào)，避免修改 HDL 設(shè)計(jì)和快速重新分配探測(cè)器。

Place and Route

ECO 流程：ECO 增量編譯流程，在完成布局布線后重新分配信號(hào)探測(cè)器，充分保留以前的實(shí)現(xiàn)結(jié)果。

Programming

PDI 調(diào)試：用于識(shí)別和分析啟動(dòng)配置錯(cuò)誤并提出修復(fù)建議的實(shí)用程序。

Debug Runtime

實(shí)時(shí)調(diào)試：監(jiān)控信號(hào)、觸發(fā)硬件事件，并以系統(tǒng)速度捕獲時(shí)序精準(zhǔn)的設(shè)計(jì)的相關(guān)數(shù)據(jù)。