電子發(fā)燒友網(wǎng)報(bào)道(文/李彎彎)三星在3nm領(lǐng)先臺(tái)積電的愿望又要落空了。據(jù)外媒日前報(bào)道，因?yàn)閾?dān)心三星的良率過(guò)低，大客戶高通已將3nm AP處理器代工訂單交給臺(tái)積電。

臺(tái)積電和三星是全球領(lǐng)先的兩大芯片代工廠商，正在推進(jìn)3nm工藝，按照計(jì)劃，三星預(yù)計(jì)在今年上半年實(shí)現(xiàn)3nm代工量產(chǎn)，而臺(tái)積電預(yù)計(jì)在今年下半年實(shí)現(xiàn)量產(chǎn)。

臺(tái)積電在先進(jìn)制程上一直領(lǐng)先三星，獲得了不少大客戶的信賴，蘋果、AMD、英特爾、聯(lián)發(fā)科等在3nm上都傾向于將訂單給臺(tái)積電，而三星僅有大客戶高通，如今連高通也丟失了。

3nm工藝量產(chǎn)能否如期而至?

三星在2021年6月便已經(jīng)順利實(shí)現(xiàn)流片，并表示將在今年上半年實(shí)現(xiàn)量產(chǎn)，然而有研究機(jī)構(gòu)預(yù)計(jì)，三星的3nm制程工藝不大可能在2023年前量產(chǎn)。

三星3nm工藝采用的是全環(huán)繞柵極晶體管(GAA)技術(shù)，而不是沿用之前成熟的鰭式場(chǎng)效應(yīng)晶體管(FinFET)技術(shù)，業(yè)界人士認(rèn)為，三星在該新技術(shù)的研發(fā)方面仍然面臨挑戰(zhàn)，還有關(guān)鍵技術(shù)問(wèn)題尚未得以解決。

三星在先進(jìn)制程方面的良率是個(gè)很大的問(wèn)題，最近該公司還陷入了一樁丑聞，部分在職員工、前員工涉嫌偽造和虛報(bào)5nm、4nm、3nm工藝制程的良品率。

高通之所以將3nmAP處理器轉(zhuǎn)單臺(tái)積電，正是因?yàn)閷?duì)三星的代工良率失去信任。據(jù)悉，由三星代工的高通Snapdragon 8 Gen 1成品率僅為35%左右。高通在去年就已經(jīng)將4nm AP處理器Snapdragon 8 Gen 1部分代工訂單給了臺(tái)積電。

一直以來(lái)，三星在工藝制程、產(chǎn)品良率、客戶方面都不及臺(tái)積電，不甘落后的三星，在7nm、5nm工藝未能領(lǐng)先，便對(duì)3nm寄予厚望。而如今幾乎沒(méi)有什么大的芯片廠商傾向于采用三星的3nm代工，而且技術(shù)和良率上還有待突破，三星或許真的無(wú)法如期量產(chǎn)3nm，一旦如此，三星趕上臺(tái)積電的夢(mèng)想也只能看更先進(jìn)制程2nm了。

不過(guò)畢竟是比較新的工藝，不僅三星，臺(tái)積電也傳出不能按預(yù)期量產(chǎn)3nm。據(jù)知情人士透露，臺(tái)積電在3nm工藝上也遭遇了良率難題，為了達(dá)到滿意的良品率，目前臺(tái)積電也在不斷修正，這也可能影響AMD、英偉達(dá)等部分客戶的產(chǎn)品路線，不過(guò)臺(tái)積電并未對(duì)此回應(yīng)。

此前臺(tái)積電曾多次對(duì)外表示在按計(jì)劃推進(jìn)，在今年1月份的財(cái)報(bào)分析師電話會(huì)議上，臺(tái)積電CEO魏哲家就表示，3nm制程工藝在按計(jì)劃推進(jìn)，將在今年下半年量產(chǎn)，明年一季度將看到3nm工藝的營(yíng)收。

臺(tái)積電3nm是全新節(jié)點(diǎn)的工藝，與加強(qiáng)版5nm工藝、4nm工藝和N4X工藝有著本質(zhì)上的區(qū)別，在晶體管數(shù)量方面，其邏輯密度可以提升1.7倍，從而帶來(lái)11%的性能提升;功耗方面，3nm工藝也將實(shí)現(xiàn)同等性能下可以降低 25%-30%。

與三星不同的是，臺(tái)積電仍然采用成熟的鰭式場(chǎng)效晶體管(FinFET)結(jié)構(gòu)，這會(huì)比三星采用新的全環(huán)繞柵極晶體管(GAA)技術(shù)更容易推進(jìn)，而且據(jù)行業(yè)人士透露，雖然沒(méi)有采用更新的技術(shù)，臺(tái)積電依然能夠?qū)崿F(xiàn)超高性能和良好的功耗表現(xiàn)。

將在2nm工藝領(lǐng)先臺(tái)積電?

在3nm工藝上嘗試采用全環(huán)繞柵極晶體管(GAA)技術(shù)，而不是像臺(tái)積電那樣沿用原本成熟的鰭式場(chǎng)效晶體管(FinFET)架構(gòu)，這或許也從另一方面透露出，三星或許并不是想在3nm上領(lǐng)先臺(tái)積電，它的目標(biāo)應(yīng)該是2nm。

現(xiàn)如今，鰭式場(chǎng)效晶體管(FinFET)結(jié)構(gòu)的潛力已經(jīng)幾乎被挖掘殆盡，隨著工藝節(jié)點(diǎn)發(fā)展到3nm后，晶體管溝道進(jìn)一步縮短，F(xiàn)inFET結(jié)構(gòu)將遭遇量子隧穿效應(yīng)的限制。

根據(jù)國(guó)際器件和系統(tǒng)路線圖(IRDS)規(guī)劃，2021-2022年以后，鰭式場(chǎng)效晶體管(FinFET)架構(gòu)將逐步被全環(huán)繞柵極晶體管(GAA)所取代。

對(duì)于臺(tái)積電來(lái)說(shuō)，為了減少生產(chǎn)工具以及客戶設(shè)計(jì)的變更，3nm沿用鰭式場(chǎng)效晶體管(FinFET)結(jié)構(gòu)，然而到了2nm，將不得不采用類似全柵場(chǎng)效應(yīng)晶體管(GAAFET)結(jié)構(gòu)。

全柵場(chǎng)效應(yīng)晶體管(GAAFET)結(jié)構(gòu)可以通過(guò)更大的閘極接觸面積，提升對(duì)電晶體導(dǎo)電通道的控制能力，從而降低操作電壓、減少疏漏電流，有效降低芯片運(yùn)算功耗與操作溫度，比如，GAAFET技術(shù)將溝道四側(cè)全部包裹，F(xiàn)inFET的柵極僅包裹溝道三側(cè)。

據(jù)悉，三星3nm GAAFET工藝采用多橋式-溝道場(chǎng)效應(yīng)晶體管(MBCFET)晶體管結(jié)構(gòu)，與當(dāng)前的5nm工藝相比，面積減少35%，性能提高30%，功耗降低50%。

三星優(yōu)先于臺(tái)積電在3nm時(shí)使用GAAFET技術(shù)，可能并不是想要在3nm工藝上領(lǐng)先臺(tái)積電，而更多的是提前掌握和熟悉該技術(shù)，這樣可以在后續(xù)的2nm、1nm工藝上具有領(lǐng)先優(yōu)勢(shì)。

三星在3nm工藝上想要超越臺(tái)積電是很難的，首先采用的是新的GAAFET技術(shù)，這需要更多時(shí)間、更多人力、財(cái)力去研究，而良率在剛開(kāi)始的時(shí)候，估計(jì)不會(huì)很高，成本必然也不低，三星自己應(yīng)該早就意識(shí)到這一點(diǎn)，以新技術(shù)去與臺(tái)積電的成熟技術(shù)對(duì)抗，在時(shí)間、成本、良率方面都不占優(yōu)勢(shì)，更何況大的芯片廠商蘋果、AMD、聯(lián)發(fā)科、英偉達(dá)、英特爾等都傾向于信賴臺(tái)積電。

而如果是把領(lǐng)先的目標(biāo)定在2nm，可能性或許就高了很多，當(dāng)臺(tái)積電在2nm才首次轉(zhuǎn)入GAAFET工藝時(shí)，三星已經(jīng)在該技術(shù)上有多年經(jīng)驗(yàn)了，這就更可能取得突破，搶到客戶。

不過(guò)雖然想象是美好的，三星要想實(shí)現(xiàn)超越臺(tái)積電還是很有難度，畢竟臺(tái)積電長(zhǎng)期在人才、技術(shù)、良率、客戶方面的積累足夠深厚，即使是從FinFET技術(shù)轉(zhuǎn)向GAAFET架構(gòu)，可能也會(huì)比三星更容易、更快實(shí)現(xiàn)。

總結(jié)

簡(jiǎn)言之，3nm工藝整體可能推遲量產(chǎn)，三星良率過(guò)低、丟失大客戶高通，都將讓其在與臺(tái)積電的競(jìng)爭(zhēng)中，處于更為不利的位置，而提前嘗試新技術(shù)，能否讓其在2nm甚至1nm工藝上領(lǐng)先也是未知數(shù)，對(duì)于三星來(lái)說(shuō)可謂前路漫漫。

原文標(biāo)題：良率堪憂，三星3nm丟失大客戶高通!領(lǐng)先臺(tái)積電還看2nm?

文章出處：【微信公眾號(hào)：電子發(fā)燒友網(wǎng)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯：湯梓紅