易靈思在通過(guò)JTAG寫(xiě)入Flash時(shí)，需要手動(dòng)創(chuàng)建一個(gè)打通JTAG到Flash的bridge,這里我們來(lái)介紹下工程創(chuàng)建過(guò)程和燒寫(xiě)操作。

一、創(chuàng)建spi_flash_loader工程

1、在工程安裝路徑"C:Efinity2021.2ipmipefx_spi_loadersource"有用于打通JTAG與Flash路徑的源文件。

2、復(fù)制工程安裝路徑 "...Efinity2021.2ipmipefx_spi_loaderfpgaT8Q144_eng_board"下的demo工程到相應(yīng)的位置，并打開(kāi)。

3、添加約束C:Efinity2021.2ipmipefx_spi_loaderfpgaconstraint

4、修改需要配置的器件 ；

4、把步驟1中的source文件添加到工程中。

5、修改interface designer中時(shí)鐘。trion FPGA沒(méi)有內(nèi)部振蕩器，所以需要外部時(shí)鐘；主要保留ext_clkin,miso,mosi,nss,sclk等信號(hào)。另外注意修改pll的輸入輸出時(shí)鐘，其中ext_clkin是pll的參考時(shí)鐘，Bridge使用的時(shí)鐘頻率最好不要超過(guò)50兆

6、刪除每個(gè)module部分的“'IP_MODULE_NAME”module,如下操作：

把 `IP_MODULE_NAME(adbg_crc32) (clk, data, enable,...);修改成 adbg_crc32(clk,data,enable,...);

7、修改top module信號(hào)定義。把用不到的信號(hào)屏蔽掉。并在內(nèi)部重新定義rstn信號(hào)并賦值為1。

moduleefx_spi_loader_top(//System// input rstn,input clkin,// input locked,// SPI flash interfaceinput miso,// input miso_1,output sclk,output nss,// output nss_1,output mosi,// output mosi_1,// output wp_n,// output hold_n,);... ...wire rstn;assign rstn =1'b1;

8、添加約束。

9、編譯即可以生成

10、燒寫(xiě)過(guò)程先在programmer中選擇jtag模式，配置spi_flash_loader.bin文件，完成之后，再選擇工程的hex文件，并把programming mode中的SPIActive usingJTAG Bridge

目前發(fā)現(xiàn)修改了FIFO的深度可能造成Flash的讀取驗(yàn)證不成功。所以如果在小器件，比如T8上發(fā)現(xiàn)存在資源不夠，可以把和mosi_1，miso_1相關(guān)的模塊屏蔽。

parameter WFIFO_DEPTH = WFIFO_DEPTH_256 * 256;parameter RFIFO_DEPTH = RFIFO_DEPTH_256 * 256;

審核編輯：郭婷