Vivado 2022.1的新特性
Vivado 2022.1已正式發(fā)布，今天我們就來看看其中的一個新特性?；?a target="_blank">機器學習的資源評估對于Vivado IP Catalog中的IP，在2022.1之前的版本中我們只有在綜合之后才能看到其資源利用率。從資源評估的角度而言，信息是滯后的。Vivado 2022.1引入了基于機器學習的資源評估方法，在IP定制結束即可看到其資源使用情況。使用此功能需要首先勾選如下圖所示選項。
我們來看一個例子，打開FFT IP Core，填寫參數(shù)，即可在Resources下看到具體的資源利用情況，如下圖所示。
使用此方法，我們可以快速獲取IP的資源利用率，而不必等到對IP進行OOC綜合之后才能知道具體資源使用情況，這對于設計初期的資源評估很有意義。此外，此功能對于基于IPI（IP Integrator）的Block Design也是開放的。因此，對于BD中的IP也可以借助此功能快速獲取資源利用率。
原文標題：基于機器學習的資源評估
文章出處：【微信公眾號：TeacherGaoFPGAHub】歡迎添加關注！文章轉載請注明出處。
審核編輯：彭靜
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
IP
+關注
關注
5文章
1885瀏覽量
156818 -
機器學習
+關注
關注
67文章
8567瀏覽量
137259 -
Vivado
+關注
關注
19文章
860瀏覽量
71428
原文標題：基于機器學習的資源評估
文章出處：【微信號：Lauren_FPGA，微信公眾號：FPGA技術驛站】歡迎添加關注！文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
熱點推薦
基于Vivado的AD9680 FPGA芯片測試
在FPGA開發(fā)領域，與高速ADC芯片如AD9680協(xié)同工作是一項充滿挑戰(zhàn)但又極具樂趣的任務。今天咱們就聊聊基于Vivado平臺，針對AD9680芯片，實現(xiàn)1G采樣率且4通道（lane4）的FPGA測試程序，并且是用Verilog語言來完成哦。
Vivado中IP核被鎖定的解決辦法
當使用不同版本的Vivado打開工程時，IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
Vivado時序約束中invert參數(shù)的作用和應用場景
在Vivado的時序約束中，-invert是用于控制信號極性的特殊參數(shù)，應用于時鐘約束（Clock Constraints）和延遲約束（Delay Constraints）中，用于指定信號的有效邊沿或邏輯極性。
通過vivado HLS設計一個FIR低通濾波器
Vivado HLS是一款強大的高層次綜合工具，可將C/C++代碼轉換為硬件描述語言（HDL），顯著提升FPGA開發(fā)效率。
AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布
AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布，新增對 AMD Versal 自適應 SoC 的設計支持，包含新器件支持、QoR 功能及易用性增強。
使用NucleiStudio 2022.1創(chuàng)建工程時沒有開發(fā)板可選擇
遇到的坑
第一次使用NucleiStudio 2022.1，想創(chuàng)建一個hbirdv2的工程，結果發(fā)現(xiàn)模板選擇界面是空的。
后來看了NucleiStudio 2022.1的使用手冊才明白，現(xiàn)在
發(fā)表于 10-27 06:27
vcs和vivado聯(lián)合仿真
我們在做參賽課題的過程中發(fā)現(xiàn)，上FPGA開發(fā)板跑系統(tǒng)時，有時需要添加vivado的ip核。但是vivado仿真比較慢，vcs也不能直接對添加了vivado ip核的soc系統(tǒng)進行仿真。在這種情況下
發(fā)表于 10-24 07:28
FPGA開發(fā)板vivado綜合、下載程序問題匯總
在做vivado綜合時和FPGA下載程序時，我們碰到以下問題，并找出了對應的解決方案。
1.could not open include file”e203_defines.v”問題
在做
發(fā)表于 10-24 07:12
AMD Vivado設計套件2025.1版本的功能特性
隨著 AMD Spartan UltraScale+ 系列現(xiàn)已投入量產(chǎn)，解鎖其功能集的最快途徑便是采用最新 AMD Vivado 工具版本（ 2025.1 或更高版本）和全新操作指南資源。該集
AMD Vivado ChipScope助力硬件調試
許多硬件問題只有在整個集成系統(tǒng)實時運行的過程中才會顯現(xiàn)出來。AMD Vivado ChipScope 提供了一套完整的調試流程，可在系統(tǒng)運行期間最大限度提升對可編程邏輯的觀測能力，助力設計調試。
vivado仿真時GSR信號的影響
利用vivado進行設計xilinx FPGA時，寫完設計代碼和仿真代碼后，點擊run simulation（啟動modelsim進行仿真）。
Vivado無法選中開發(fā)板的常見原因及解決方法
在使用 AMD Vivado Design Suite 對開發(fā)板（Evaluation Board）進行 FPGA 開發(fā)時，我們通常希望在創(chuàng)建工程時直接選擇開發(fā)板，這樣 Vivado 能夠自動配置
AMD Vivado Design Suite 2025.1現(xiàn)已推出
AMD Vivado Design Suite 2025.1 現(xiàn)已推出，支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項功能，可顯著提升 Versal SSIT 器件的 FMAX 值，并對所有系列產(chǎn)品在 IP 集成和功能驗證方面的易用性進行了改進。
如何使用One Spin檢查AMD Vivado Design Suite Synth的結果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果（以 Vivado 2024.2 為例）。
評論