如需了解升級(jí)后需用戶干預(yù)的更改的相關(guān)信息，請(qǐng)參閱以下“升級(jí)至 CIPS 3.x”部分。

解決方案

升級(jí)至 CIPS 3.X

升級(jí)至 CIPS 3.x 及更高版本的過程是依據(jù)《Vivado Design Suite 用戶指南：采用 IP integrator 設(shè)計(jì) IP 子系統(tǒng)》（UG994） 中的“第 11 章：為新版本更新設(shè)計(jì)”中記錄的典型 IP integrator 升級(jí)流程來執(zhí)行的。

本節(jié)詳述了升級(jí)期間的必要注意事項(xiàng)。

確定設(shè)計(jì)流程

現(xiàn)已提供“設(shè)計(jì)流程 （Design Flow）”設(shè)置以簡(jiǎn)化流程復(fù)雜性。

“PL 子系統(tǒng) （PL Subsystem）”可隱藏所有設(shè)置（使用僅限 PL 設(shè)計(jì)時(shí)必要的設(shè)置除外），包括 CPM 模塊。

“完整系統(tǒng) （Full System）”可使所有設(shè)置可見

1. 打開 CIPS IP，并選擇相關(guān)的設(shè)計(jì)流程：

地址分配已清除

地址范圍已重新組織。原先版本中的“地址編輯器 （Address Editor）”中已選中的地址范圍分配現(xiàn)在將變?yōu)槲捶峙錉顟B(tài)。

使用“Address Editor”中的“全部分配 （Assign All）”按鈕或者使用 assign_bd_address Tcl 命令即可自動(dòng)選擇地址分配。定制地址范圍的已分配或未分配設(shè)置必須重新輸入。

處理器間中斷 （Inter Processor Interrupt） 要求

要為 APU 上運(yùn)行的 2021.1 及更高版本的軟件庫添加增強(qiáng)功能，需要啟用從 PMC 到 APU 的處理器間中斷 （Interprocessor Interrupt）。

否則可能發(fā)生以下啟動(dòng)錯(cuò)誤：

XPlmi_IpiDispatchHandler： Error： Unhandled IPI received

在“Design Flow”中：選中“Full System”，確認(rèn)“PS PMC--》Interrupts--》 Inter Processor Interrupts （IPI） --》 IPI 0”是否已啟用且設(shè)為 A72

注：此條目在 CIPS 升級(jí)期間未設(shè)置。

注：此條目通常將由 VCK190/VMK180 評(píng)估板預(yù)置及其它賽靈思提供的示例進(jìn)行設(shè)置。

基于腳本的設(shè)計(jì)移植流程

如果用戶使用 Tcl 腳本來維護(hù)模塊框圖，那么通常應(yīng)通過 Vivado GUI 來為此版本完成移植。用戶維護(hù)腳本的流程如下：

1. 在原先使用該模塊框圖的 Vivado 版本中將其打開。通常方法是使用 source 命令從 Vivado 中找到 Tcl 腳本。

2. 在新版本的 Vivado 中打開此設(shè)計(jì)，并遵循上述基于工程的移植流程進(jìn)行操作，例如重新分配地址范圍

3. 使用 write_bd_tcl 命令重新導(dǎo)出模塊框圖 Tcl

CIPS IP 參數(shù)格式變更：

針對(duì)每個(gè)主要的 CIPS 模塊（例如，PS/PLM 和 CPM），CIPS IP 設(shè)置已從個(gè)別參數(shù)組合為單一 TCL 列表。

2020.3 及更低版本：

CONFIG.PMC_QSPI_PERIPHERAL_ENABLE {1} \

CONFIG.PMC_SD0_PERIPHERAL_ENABLE {1} \

2021.1 及更高版本：

CONFIG.PS_PMC_CONFIG {PMC_QSPI_PERIPHERAL_ENABLE 1 PMC_SD0_PERIPHERAL {{ENABLE 1} }

新增功能特性/功能特性更新

模塊

CPM 和 PS PMC 設(shè)置已拆分為獨(dú)立模塊。單擊“PS PMC”或“CPM”塊即可訪問各項(xiàng)設(shè)置。

塊自動(dòng)化設(shè)置功能

在塊自動(dòng)化設(shè)置中，現(xiàn)已支持 LPDDR4。

CPM 自動(dòng)化設(shè)置已被暫時(shí)移除。

預(yù)置

“預(yù)置 （Presets）”字段允許選擇預(yù)配置的設(shè)置。

預(yù)置中的“開發(fā)板接口 （Board Interface）”設(shè)置可用于從選定的開發(fā)板文件導(dǎo)入 IP 設(shè)置并防止對(duì)其進(jìn)行修改：

要修改評(píng)估板設(shè)置，請(qǐng)將預(yù)置的“Board Interface”設(shè)置還原為“Custom”。

AXI 接口橋接

接口橋接現(xiàn)已支持 AXI 地址路徑通過 CIPS 塊進(jìn)行傳輸。默認(rèn)禁用接口路徑通過 CIPS 進(jìn)行傳輸。對(duì)于互連拓?fù)浣Y(jié)構(gòu)（例如，從 AXI 從接口通過 CIPS CCI-500 到 DRAM 的 PL 高速緩存一致性），則需要使用接口橋接，如以下 AXI 接口拓?fù)浣Y(jié)構(gòu)中所示：

IP 默認(rèn)設(shè)置

有多項(xiàng)參數(shù)默認(rèn)設(shè)置已發(fā)生更改。

系統(tǒng)監(jiān)控器電壓篡改響應(yīng)

“系統(tǒng)監(jiān)控器電壓篡改響應(yīng) （Sysmon Voltage Tamper Response）”已被暫時(shí)移除，計(jì)劃將在 Vivado 2021.2 中重新啟用。

審核編輯：郭婷