日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

面向FPGA-SoC的處理器驅(qū)動配置的安全價值

星星科技指導(dǎo)員 ? 來源:嵌入式計算設(shè)計 ? 作者:RYAN KENNY ? 2022-11-01 11:18 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

隨著現(xiàn)代現(xiàn)場可編程門陣列 (FPGA) 片上系統(tǒng) (SoC) 器件中可用的內(nèi)容和 IP 選項的大量增加,靈活性的最后一個真正前沿是配置過程本身。期待看到下一代FPGA SoC,使這種靈活性在安全性、配置時間和單事件翻轉(zhuǎn)(SEU)響應(yīng)方面成為現(xiàn)實。

更強大的 FPGA 意味著更復(fù)雜的配置

FPGA 公司的產(chǎn)品每年都變得越來越復(fù)雜,包括各種強化 IP、處理器和數(shù)字加速功能。這些新產(chǎn)品有望在較少數(shù)量的微電路中提高功能集成度。但是,這種集成也意味著復(fù)雜的SoC配置。

許多其他 SoC 和專用標準部件 (ASSP) 產(chǎn)品已轉(zhuǎn)向?qū)S?a target="_blank">微處理器進行啟動和配置管理。更重要的是,軍方和其他具有安全意識的客戶已經(jīng)使用外部微處理器解決方案來管理FPGA和其他微電子器件的配置,以驗證配置,檢查簽名,并確保配置過程中的“穩(wěn)定狀態(tài)”。

當(dāng)今

如何完成配置 如今,F(xiàn)PGA 的配置過程主要由復(fù)雜的狀態(tài)機(在 Altera 設(shè)備中稱為“控制邏輯”)執(zhí)行。比特流信息以串行方式加載到FPGA中,根據(jù)所選器件和用戶選項進行可變解壓縮、解密和身份驗證;然后,在釋放到操作模式之前配置整個設(shè)備。冒著過度簡化少數(shù)公司技術(shù)的風(fēng)險,配置過程大多是固定的,這意味著一個FPGA配置過程中的安全漏洞將成為所有其他設(shè)備的漏洞。

解決方案:添加專用微處理器進行配置

隨著 SoC FPGA 產(chǎn)品的加入,設(shè)計人員可以繼續(xù)獲得固定的引導(dǎo)順序,或者在選擇器件的引導(dǎo)順序時至少具有第一級的靈活性(FPGA 優(yōu)先或 ARM 處理器優(yōu)先)。

然而,F(xiàn)PGA 器件內(nèi)置的專用微處理器帶來了真正的配置靈活性,該微處理器可管理所有配置決策、配置文件的解密和身份驗證、部分配置、對 SEU 的響應(yīng)以及設(shè)備上的所有安全監(jiān)視器。如果配置腳本或配置處理器的處理器指令本身可以加載到設(shè)備上并在現(xiàn)場更新,這將提供一組強大的工具,使設(shè)計人員能夠探索安全性和配置時間之間的權(quán)衡空間。

自定義啟動順序

Arria 10 SoC 提供 FPGA 和 SoC 器件之間的啟動順序選擇。但是,完全腳本化的配置過程將能夠優(yōu)先考慮FPGA或SoC中的部分設(shè)計,使用通過協(xié)議進行的配置以及當(dāng)今FPGA可用的各種快速與高效方法。因此,配置過程和訂單可以在非常精細的級別上進行管理,并可以根據(jù)設(shè)計進行定制。通過將 FPGA 結(jié)構(gòu)劃分為邏輯配置區(qū)域或扇區(qū),這種設(shè)置變得更加靈活。

使用針對用戶應(yīng)用程序定制的腳本化配置可以限制跨設(shè)計配置漏洞的通用性。這意味著對一個設(shè)計的攻擊不再必然適用于使用相同F(xiàn)PGA/SoC的所有設(shè)計。

在硬解密和身份驗證加速器的幫助下,高度腳本化的配置過程可以決定是保護不保護、部分用戶設(shè)計還是全部用戶設(shè)計。在設(shè)計和邏輯重用的時代,并非設(shè)計的每個部分都需要保護或認證。但是,這是一個可以作為用戶設(shè)計的一部分做出的決定,以便以安全性換取配置時間。

保護和驗證配置數(shù)據(jù)的設(shè)計權(quán)衡是配置時間。即使使用快速結(jié)構(gòu)和高速解密加速器,也存在與安全性(解密和身份驗證)相關(guān)的配置時間影響。通過啟用細粒度級別的安全性,用戶設(shè)計將能夠利用安全性和配置時間之間的全方位權(quán)衡。

環(huán)境監(jiān)測器和單個事件干擾

的響應(yīng) 配置的最后一個重要元素是如何在發(fā)生輻射事件時恢復(fù)數(shù)據(jù)和設(shè)備操作,以及如何在FPGA SoC受到攻擊時消除敏感的配置信息。

用于配置的專用處理器還可以提供對 SEU 事件的腳本和條件響應(yīng)。這些可能包括重新配置整個設(shè)備或設(shè)計的一部分、將操作故障轉(zhuǎn)移到設(shè)備的另一部分,或安全響應(yīng),例如擦除密鑰和敏感數(shù)據(jù)。同樣,專用配置處理器可以生成對環(huán)境監(jiān)測器(如溫度和電壓)的高度腳本化響應(yīng),并通過FPGA SoC中密鑰和配置數(shù)據(jù)的有序、受控和驗證歸零來做出響應(yīng)。在大型設(shè)計中,數(shù)據(jù)歸零的順序可能很重要。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20339

    瀏覽量

    255356
  • FPGA
    +關(guān)注

    關(guān)注

    1664

    文章

    22509

    瀏覽量

    639582
  • soc
    soc
    +關(guān)注

    關(guān)注

    40

    文章

    4635

    瀏覽量

    230299
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    探索MPC184:強大的安全處理器

    探索MPC184:強大的安全處理器 引言 在當(dāng)今數(shù)字化的時代,網(wǎng)絡(luò)安全至關(guān)重要。對于電子工程師而言,選擇合適的安全處理器是保障系統(tǒng)
    的頭像 發(fā)表于 04-10 12:00 ?209次閱讀

    MPC190安全處理器技術(shù)剖析

    處理器的各個方面,希望能為電子工程師們在設(shè)計相關(guān)系統(tǒng)時提供有價值的參考。 文件下載: MPC190VMB.pdf 一、發(fā)展歷程 MPC190隸屬于智能網(wǎng)絡(luò)平臺的S1系列安全處理器,專為
    的頭像 發(fā)表于 04-10 11:40 ?167次閱讀

    MPC180LMB安全處理器:功能、架構(gòu)與應(yīng)用全解析

    MPC180LMB安全處理器:功能、架構(gòu)與應(yīng)用全解析 在當(dāng)今數(shù)字化時代,網(wǎng)絡(luò)安全至關(guān)重要,安全處理器在保障數(shù)據(jù)
    的頭像 發(fā)表于 04-10 11:30 ?171次閱讀

    DS2476 DeepCover安全協(xié)處理器:硬件安全的理想之選

    DS2476 DeepCover安全協(xié)處理器:硬件安全的理想之選 在當(dāng)今數(shù)字化時代,數(shù)據(jù)安全至關(guān)重要。無論是物聯(lián)網(wǎng)設(shè)備、智能配件還是主機控制
    的頭像 發(fā)表于 04-01 15:40 ?165次閱讀

    探秘DS5002FP安全處理器芯片:安全與性能的完美融合

    探秘DS5002FP安全處理器芯片:安全與性能的完美融合 在當(dāng)今數(shù)字化時代,數(shù)據(jù)安全處理性能是電子設(shè)備設(shè)計中至關(guān)重要的兩個方面。DS50
    的頭像 發(fā)表于 03-24 16:05 ?173次閱讀

    貿(mào)澤電子開售:面向工業(yè)、AI、醫(yī)療、數(shù)據(jù)中心等領(lǐng)域的Altera Agilex 5 FPGASoC

    Agilex 5 FPGASoC系列產(chǎn)品在FPGA架構(gòu)中融入了采用AI張量模塊的增強型DSP,可提供高效的AI與DSP處理能力。此非對稱應(yīng)用處理
    的頭像 發(fā)表于 03-19 10:02 ?707次閱讀

    S32E2:引領(lǐng)電動汽車控制與智能驅(qū)動的高性能實時處理器

    S32E2:引領(lǐng)電動汽車控制與智能驅(qū)動的高性能實時處理器 在電動汽車和智能驅(qū)動領(lǐng)域,高性能實時處理器的需求日益增長。NXP的S32E2處理器
    的頭像 發(fā)表于 12-24 11:10 ?509次閱讀

    如何配置處理器休眠模式?

    如何配置處理器休眠模式
    發(fā)表于 12-05 07:28

    【TES818 】青翼凌云科技基于 VU13P FPGA+ZYNQ SOC 的 8 路 100G 光纖通道處理平臺

    ?TES818是一款基于VU13PFPGA+XC7Z100SOC的8路100G光纖通道處理平臺,該平臺采用一片Xilinx的VirtexUltraScale+系列FPGA(XCVU13P)作為
    的頭像 發(fā)表于 12-04 16:02 ?731次閱讀
    【TES818 】青翼凌云科技基于 VU13P <b class='flag-5'>FPGA</b>+ZYNQ <b class='flag-5'>SOC</b> 的 8 路 100G 光纖通道<b class='flag-5'>處理</b>平臺

    Altera Agilex 5系列FPGASoC產(chǎn)品榮膺2025全球電子成就獎

    近日,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 的 Agilex 5 FPGASoC 產(chǎn)品系列,榮獲 2025 年 AspenCore 全球電子成就獎(WEAA)的處理器/D
    的頭像 發(fā)表于 12-03 11:13 ?2684次閱讀

    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P FPGA+ZYNQ SOC 超寬帶信號處理平臺

    系列 FPGA(XCVU13P)作為主處理器,完成復(fù)雜的數(shù) 據(jù)采集、回放以及數(shù)據(jù)預(yù)處理。采用 1 片 ZYNQ SOC 來完成信號處 理算法。?
    的頭像 發(fā)表于 10-16 10:48 ?859次閱讀
    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P <b class='flag-5'>FPGA</b>+ZYNQ <b class='flag-5'>SOC</b> 超寬帶信號<b class='flag-5'>處理</b>平臺

    德州儀器AM68x Jacinto 8處理器技術(shù)解析

    Texas Instruments AM68x 64位Jacinto? 8 TOPS Vision SoC處理器是一款基于Eval Jacinto 7架構(gòu)的可擴展處理器。該系列面向智能
    的頭像 發(fā)表于 08-27 15:08 ?1406次閱讀
    德州儀器AM68x Jacinto 8<b class='flag-5'>處理器</b>技術(shù)解析

    DS5003安全處理器芯片技術(shù)手冊

    , DS5003所特有的“柔性”特性使用戶能夠頻繁修改安全信息,使攻擊者經(jīng)過大量努力獲得的任何安全信息失去價值。該器件是DS5002FP安全處理器
    的頭像 發(fā)表于 05-15 09:29 ?1184次閱讀
    DS5003<b class='flag-5'>安全</b>微<b class='flag-5'>處理器</b>芯片技術(shù)手冊

    DS2476 DeepCover安全協(xié)處理器技術(shù)手冊

    DS2476為安全ECDSA和HMAC SHA-256協(xié)處理器,與DS28C36配套。協(xié)處理器可計算在DS28C36執(zhí)行任何運算所必須的HMAC或ECDSA簽名。DS2476提供一組核心的加密工具
    的頭像 發(fā)表于 05-14 10:51 ?1239次閱讀
    DS2476 DeepCover<b class='flag-5'>安全</b>協(xié)<b class='flag-5'>處理器</b>技術(shù)手冊

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計

    ? - 頂層 RTL 流程 - 通過使用頂層 RTL,用戶能夠像配置片上網(wǎng)絡(luò)和收發(fā)一樣配置關(guān)鍵的硬核 IP,從而獲得類似于傳統(tǒng) FPGA 設(shè)計的體驗。 - 快速編譯 - 全新“高級
    的頭像 發(fā)表于 05-07 15:15 ?1512次閱讀
    適用于Versal的AMD Vivado  加快<b class='flag-5'>FPGA</b>開發(fā)完成Versal自適應(yīng)<b class='flag-5'>SoC</b>設(shè)計
    丹寨县| 德阳市| 波密县| 沈阳市| 宁陕县| 长春市| 文化| 乾安县| 抚远县| 武陟县| 济宁市| 浑源县| 西昌市| 宁陵县| 晋城| 香格里拉县| 万荣县| 平顶山市| 阿巴嘎旗| 望都县| 安西县| 嫩江县| 台南县| 呼图壁县| 金堂县| 龙岩市| 土默特左旗| 淄博市| 新宁县| 萨迦县| 广南县| 毕节市| 连江县| 永胜县| 伽师县| 湟中县| 博爱县| 大城县| 师宗县| 托里县| 巍山|