xilinx和altera都有通過IO驅(qū)動(dòng)HDMI的方案,支持的分辨率各有不同,這跟不同系列的FPGA性能是相關(guān)的。
易靈思的鈦金系列FPGA是采用16nm工藝的,屬于高性能FPGA,它支持1.5G LVDS及高速的IO,這成為了實(shí)現(xiàn)HDMI自環(huán)的基礎(chǔ)。并通過本實(shí)驗(yàn)驗(yàn)驗(yàn)證了Ti60F100來實(shí)現(xiàn)了1080p60的接收與發(fā)送的可行性。
我們先來了解下TMDS的電氣特性。
TMDS電氣特性
TMDS利用電流驅(qū)動(dòng)技術(shù)在直流耦合傳輸線接收端產(chǎn)生低壓差分信號(hào)。鏈路參考電壓AVcc設(shè)置差分信號(hào)的高電壓電平,而低電壓電平由HDMI源端的電流源和接收終端電阻(RT)決定。終端電阻(RT)和電纜的特性阻抗(Z0)必須匹配。


對(duì)于差分信號(hào)的一端,標(biāo)稱高電平電壓為AVcc,標(biāo)稱低電平電壓為(AVcc - Vswing)。

差分對(duì)上的擺幅是一端擺幅的兩倍,2*Vswing ,約為1000mV(VP-VN,分別指TMDS差分對(duì)的P端或者N端)。

從框圖上看TMDS電平更符合或者說接近CML的電平標(biāo)準(zhǔn)。在源端都有一個(gè)恒流源。而且差分對(duì)高電低電平的實(shí)現(xiàn)也都是通過源端一端導(dǎo)通一端截止來實(shí)現(xiàn),只是HDMI的上拉通過接收端來實(shí)現(xiàn)。在接收端都對(duì)輸入信號(hào)上拉到了50歐,其余部分也可以認(rèn)為相同。

所以LVDS與CML的電平轉(zhuǎn)換成為了硬件設(shè)計(jì)的理論基礎(chǔ)。


本次驗(yàn)證通過Ti60F100來實(shí)現(xiàn)。硬件采用炫覽科技開發(fā)的demo板。
測試環(huán)境為輸入采用1.5M HDMI線,輸出采用3M HMDI。測試分辨為1080p60fps和720p60fps.
HDMI接收過程
HDMI接收端通過50R電阻上拉,再通過電容耦合連接到FPGA。

時(shí)鐘方案如下:
HDMI接收時(shí)鐘經(jīng)過PLL產(chǎn)生串行時(shí)鐘742.5M用于1080p串行數(shù)據(jù)采集。通過LVDS實(shí)現(xiàn)串并換轉(zhuǎn)換成10位并行數(shù)據(jù)同步到148.5M的時(shí)鐘上。

實(shí)現(xiàn)過程如下:

HDMI發(fā)送處理
與LVDS轉(zhuǎn)CML的電平轉(zhuǎn)換相似,只不過這里都使用了交流耦合。有時(shí)間再嘗試DC耦合方式。

另外從IO的和鎖相環(huán)性能的角度出發(fā),我們試驗(yàn)了以下兩種方案:
方案一 :通過單端實(shí)現(xiàn)偽TMDS差分
理論基礎(chǔ)是:
TMDS差分傳動(dòng)技術(shù)是一種利用2個(gè)引腳間電壓差來傳送信號(hào)的技術(shù)。傳輸數(shù)據(jù)的數(shù)值("0"或者"1")由兩腳間電壓正負(fù)極性和大小決定。即,采用2根線來傳輸信號(hào),一根線上傳輸原來的信號(hào),另一根線上傳輸與原來信號(hào)相反的信號(hào)。這樣接收端就可以通過讓一根線上的信號(hào)減去另一根線上的信號(hào)的方式來屏蔽電磁干擾,從而得到正確的信號(hào)。
按照上面的原理我們把HDMI的4對(duì)差分對(duì)通過單端來實(shí)現(xiàn)。我們分別對(duì)HDMI的三對(duì)數(shù)據(jù)和一對(duì)時(shí)鐘用LVCMOS 1.8V電平實(shí)現(xiàn)。并勾選DDIO選項(xiàng)。

時(shí)鐘的設(shè)置如下。由于鎖相環(huán)的限制,內(nèi)部處理時(shí)鐘為144,數(shù)據(jù)位寬為10位,接口上通過時(shí)鐘雙沿采樣,時(shí)鐘為720。測試分辨率為1080p@58Hz,畫面輸出正常。如果通過時(shí)鐘用25M的話,快速時(shí)鐘為750M應(yīng)該也是可以的。

方案二:通過LVDS實(shí)現(xiàn)替代TMDS差分對(duì)
在interface中例化4對(duì)LVDS輸出。并通過PLL產(chǎn)生對(duì)應(yīng)的并行與串行時(shí)鐘。


另外關(guān)于5V接收與發(fā)送,HPD和DDC的處理都相對(duì)比較簡單,在這里就不詳細(xì)展開了。
審核編輯:劉清
-
FPGA
+關(guān)注
關(guān)注
1664文章
22509瀏覽量
639542 -
HDMI
+關(guān)注
關(guān)注
34文章
1916瀏覽量
161425 -
TMDS
+關(guān)注
關(guān)注
1文章
25瀏覽量
16042 -
LVDS屏
+關(guān)注
關(guān)注
0文章
10瀏覽量
1684
原文標(biāo)題:Ti60F100高速IO實(shí)現(xiàn)HDMI環(huán)出方案
文章出處:【微信號(hào):gh_ea2445df5d2a,微信公眾號(hào):FPGA及視頻處理】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
Ti60F100 內(nèi)外flash操作方案
采用易靈思Ti60F100的Ti60F100I3評(píng)估板詳解
求大神分享一種高速突發(fā)模式誤碼測試儀的FPGA實(shí)現(xiàn)方案
求一種HDMI轉(zhuǎn)VGA音視頻數(shù)據(jù)轉(zhuǎn)換芯片方案
如何去實(shí)現(xiàn)一種高速通信接口的設(shè)計(jì)?
求一種DisplayPort到DVI / HDMI信號(hào)轉(zhuǎn)換適配器方案
如何去實(shí)現(xiàn)一種STM32環(huán)境監(jiān)控系統(tǒng)的設(shè)計(jì)呢
一種高速串行視頻接口TIDA-00137參考設(shè)計(jì)
Ti60F100用片內(nèi)flash啟動(dòng)RISCV程序不能成功的解決辦法
易靈思Ti60F100驅(qū)動(dòng)LCD屏案例
求一種Ti60F100高速IO實(shí)現(xiàn)HDMI環(huán)出方案
評(píng)論