11月6日消息，據(jù)彭博社報道，佳能公司正計劃將其新的基于“納米壓印”技術(shù)的芯片制造設(shè)備的價格定為ASML的EUV***的1/10。由于該設(shè)備可以用于制造5nm尖端制程芯片，且不是基于光學(xué)技術(shù)，或?qū)⒊蔀橹袊@過美國限制來制造尖端制程芯片的可行方案。但是，佳能首席執(zhí)行官三井藤夫在采訪中表示，該設(shè)備無法出口到中國。

尖端制程嚴(yán)重依賴EUV***

總部位于荷蘭的ASML是目前全球最大的***廠商，同時也是全球唯一的極紫外光刻設(shè)備供應(yīng)商。EUV***是目前世界上最先進(jìn)的芯片制造設(shè)備，每臺成本高達(dá)數(shù)億美元。

雖然目前在***市場，還有尼康和佳能這兩大供應(yīng)商，但是這兩家廠商的產(chǎn)品主要都是被用于成熟制程芯片的制造，全球市場份額僅有10%左右，ASML一家占據(jù)了90%的市場份額，并壟斷了尖端的EUV***的供應(yīng)。

目前7nm以下的先進(jìn)制程芯片的大規(guī)模生產(chǎn)主要都是依賴于ASML的EUV***，但只有少數(shù)現(xiàn)金充裕的公司才有能力投資購買這些EUV***。

即便如此，EUV***仍因為其在尖端芯片制造供應(yīng)鏈中的關(guān)鍵地位而一直受到出口管制審查。多年前，美國就有向其盟友——荷蘭施壓，要求其限制EUV設(shè)備出口到中國。今年6月30日，荷蘭政府正式出臺了新的半導(dǎo)體出口管制措施，ASML被禁止向中國客戶出口EUV系統(tǒng)以及先進(jìn)的浸沒式DUV系統(tǒng)。

這也意味著中國想要突破到5nm，甚至更尖端的制程工藝將會面臨極大的困難。

繞過EUV，佳能納米壓印技術(shù)可量產(chǎn)5nm

今年10月中旬，佳能公司宣布開始銷售基于“納米壓印”（Nanoprinted lithography，NIL）技術(shù)的芯片生產(chǎn)設(shè)備 FPA-1200NZ2C。佳能表示，該設(shè)備采用不同于復(fù)雜的傳統(tǒng)光刻技術(shù)的方案，可以制造5nm芯片。

此前佳能一直專注于制造不太先進(jìn)***產(chǎn)品。直到2014年，佳能收購了Molecular Imprints股份有限公司，開始押注納米壓印技術(shù)

近十年來，佳能一直在與日本光罩等半導(dǎo)體零組件制造商大日本印刷株式會社（DNP）和存儲器芯片制造商鎧俠（Kioxia）合作研發(fā)納米壓印工藝。該技術(shù)可以不使用EUV***，就能使制程技術(shù)推進(jìn)到5nm。

佳能表示，這套生產(chǎn)設(shè)備的工作原理和行業(yè)領(lǐng)導(dǎo)者 ASML 的***不同，其并不利用光學(xué)圖像投影的原理將集成電路的微觀結(jié)構(gòu)轉(zhuǎn)移到硅晶圓上，而是更類似于印刷技術(shù)，直接通過壓印形成圖案。

相較于目前已商用化的EUV光刻技術(shù)，盡管納米壓印技術(shù)的芯片制造速度要比傳統(tǒng)光刻方式慢，但鎧俠在2021年就曾表示，納米壓印技術(shù)可大幅減少耗能，并降低設(shè)備成本。原因在于納米壓印技術(shù)的制程較為簡單，耗電量可壓低至EUV 技術(shù)的10%，并讓設(shè)備投資降低至僅有EUV設(shè)備的40%。

佳能首席執(zhí)行官三井藤夫在最新的采訪中表示，這項新的納米壓印技術(shù)將為小型半導(dǎo)體制造商生產(chǎn)先進(jìn)芯片開辟一條道路?！皟r格將比ASML的EUV***低一位數(shù)（即僅有10%）”這位88歲的老人上一次退出日常運營是在2016年，現(xiàn)在是他第三次擔(dān)任佳能公司總裁。他補(bǔ)充說，佳能尚未做出最終定價決定。

另外，納米壓印設(shè)備還可以使得芯片制造商降低對于ASML的EUV***的依賴，使得臺積電、三星等晶圓代工廠可以有第二個路線選擇，可以更靈活的為客戶生產(chǎn)小批量芯片。甚至，芯片設(shè)計廠商可以不依賴于晶圓代工廠來自己生產(chǎn)小批量的芯片。

因為NAND閃存的圖形更為簡單，因為其采取是多層幾乎相同的層的堆疊，所以更容易適應(yīng)基于納米壓印的技術(shù)制程。鎧俠數(shù)年前就表示，已解決納米壓印的基本技術(shù)問題，正在進(jìn)行量產(chǎn)技術(shù)的推進(jìn)工作，希望能較其他競爭對手率先引入到NAND 生產(chǎn)當(dāng)中。但隨后的消息顯示，鎧俠在對納米壓印技術(shù)進(jìn)行測試之后，遭到了潛在客戶提出的投訴，認(rèn)為產(chǎn)品缺陷率較高，最后并未實際應(yīng)用。

另外，相對于更為復(fù)雜的，邏輯芯片來說，應(yīng)用納米壓印技術(shù)的來制造還是面臨著很多的挑戰(zhàn)。不過，佳能在推動納米技術(shù)量產(chǎn)NAND的同時，也致力于將納米壓印量產(chǎn)技術(shù)廣泛的應(yīng)用于制造DRAM 及PC 用的CPU 等邏輯芯片的設(shè)備上，以在未來供應(yīng)多的半導(dǎo)體制造商，也希望能應(yīng)用于手機(jī)應(yīng)用處理器等最先進(jìn)制程上。

據(jù)了解，佳能目前正在日本東京北部的宇都宮建造20年來第一家新的光刻設(shè)備工廠，將于2025年上線。

佳能最新發(fā)布的這套納米壓印設(shè)備可以應(yīng)用于最小14平方毫米的硅晶圓，從而可以生產(chǎn)相當(dāng)于5nm工藝的芯片。佳能表示會繼續(xù)改進(jìn)和發(fā)展這套系統(tǒng)，未來有望用于生產(chǎn) 2nm 芯片。

對于納米壓印技術(shù)市場前景，三井藤夫說：“我不認(rèn)為納米壓印技術(shù)會超過EUV，但我相信這將創(chuàng)造新的機(jī)會和需求。我們已經(jīng)接到了很多客戶的咨詢?！?/p>

納米壓印設(shè)備無法出口到中國

受美國及荷蘭出臺對于先進(jìn)半導(dǎo)體設(shè)備的出口管制影響，國內(nèi)業(yè)界對于佳能最新推出基于納米壓印技術(shù)的芯片制造設(shè)備可以繞過EUV生產(chǎn)5nm充滿了興趣，認(rèn)為這可能會是一條能夠繞過美國限制制造更先進(jìn)制程芯片的路徑。

雖然在今年7月日本實施了新的半導(dǎo)體出口管制措施，限制了可以被用于先進(jìn)制程的浸沒式***的出口，其中似乎并未新增對于限制基于納米壓印技術(shù)的***的出口。

但是事實上，芯智訊查閱日本的出口管制清單，當(dāng)中就有限制“可實現(xiàn)45nm以下線寬的壓印光刻裝置”。

佳能CEO三井藤夫也在最新的采訪中表示，佳能可能無法將這些（基于納米壓印技術(shù)的）芯片制造設(shè)備出口到中國?！拔业睦斫馐牵魏纬^14nm技術(shù)的出口都是被禁止的，所以我認(rèn)為我們無法銷售?！?/p>

日本經(jīng)濟(jì)省的一名官員表示，他無法評論出口限制將如何影響特定的公司或產(chǎn)品。