CPM核心板，#ZLG首款百元內64位1G主頻工業(yè)級核心板，BGA封裝集成處理器與DDR，不含數(shù)據(jù)存儲器件。本文將從電路設計和PCB布線角度，指導用戶如何通過eMMC擴展存儲，以快速完成設計。

?eMMC原理圖設計

eMMC擴展電路原理圖設計包括電容、上拉電阻、串聯(lián)電阻等方面。圖1是設計完成的電路圖。

圖1 eMMC擴展電路原理圖下面對電路設計進行一些說明：

• RSTN通過10K電阻上拉至VccQ并需并聯(lián)一個0.1uF對地電容，可提高抗干擾能力。
• eMMC_CMD外接10K電阻上拉至VccQ，eMMC_D[7:0]預留10K電阻上拉至VccQ，因CMD和Data傳輸起始位是以低電平開始所以CMD和Data需要默認上拉，實際使用阻值可參考手冊。
  
• eMMC_Data_Stobe 在eMMC端串電阻，阻值建議為22~33Ω之間，并預留47K下拉電阻，因eMMC協(xié)議規(guī)定先采上升沿信號再采下降沿信號，所以DS需要默認下拉。
• eMMC_CLK 在MCU端串電阻，阻值建議為22~33Ω之間，為實現(xiàn)阻抗匹配，減少信號反射，實際以調試為準。
• VDDi引腳需要外接一個電容，以穩(wěn)定Core電壓，一般建議為1uF~ 4.7uF，實際使用容值可參考手冊。
• VCC、VCCQ電源電路的濾波，采用大小電容并聯(lián)的方式，大電容應該大于2.2uF，小電容可以在0.1uF左右，實際使用容值可參考手冊。

?底板eMMCPCB布線說明

eMMC布線好壞直接影響eMMC能否使用以及eMMC的讀寫性能，相比原理圖設計，eMMC的布線會更加重要。下面對PCB布線細節(jié)進行一些說明。

圖2 PCB布線圖

• 在CPM核心板扇出的eMMC信號引腳周圍就近布局eMMC。
• eMMC的數(shù)據(jù)信號、時鐘信號和控制信號需要做阻抗50Ω±10%匹配管控。
• 時鐘、數(shù)據(jù)、命令信號需要做等長，誤差小于50mil且走線總長不要超過3000mil（誤差和等長需加上核心板的約束數(shù)據(jù)）,走線越短越好，以便減少信號線上的寄生電容等參數(shù)，使信號線上總的寄生電容少于30pF。
• CLK和RST_N長度差在1000mil以內。
• 時鐘信號需要包地處理，地線每隔200mil打一個地過孔。
• eMMC信號間的間距至少2W ，eMMC 信號與其它信號間間距建議3W至少2W，以便減少不必要的串擾信號。
• eMMC個電源管腳的濾波電容靠近對應的管腳放置，盡量保證一個管腳放一個。
• eMMC所有信號少換層打孔，過孔數(shù)量盡量不要超過兩個，eMMC 信號換層前后，參考層建議都為地平面，在信號過孔周圍建議添加地回流過孔，以改善信號回流路徑，所有信號線參考平面必須完整不能跨分割。
• 內部走不出來的信號可以從NC PAD走，不能從RFU PAD上走線。

?已驗證的eMMC型號

• 型號S40FC004C1B1I00000，廠商SkyHigh
• 型號FEMDRW008G-88A39，廠商FORESEE

?ZLG首款百元內64位1G主頻工業(yè)級核心板

ZLG致遠電子創(chuàng)新推出超小型CPM核心板，采用 BGA 封裝形式，集成處理器、DDR內存及NorFlash，并配備外置電源模塊。用戶可依根據(jù)產(chǎn)品需求靈活搭配不同容量的EMMC存儲器，實現(xiàn)定制化配置。CPM核心板繼承了易開發(fā)、高穩(wěn)定性的傳統(tǒng)優(yōu)勢，并在靈活性與性價比上取得新突破，為用戶帶來更多元化的應用體驗。