日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

玩轉(zhuǎn)Altera FPGA的關(guān)鍵與FPGA開發(fā)流程分享

SwM2_ChinaAET ? 來源:互聯(lián)網(wǎng) ? 作者:丁德輝 ? 2017-10-24 10:43 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

如圖1.9所示。這個流程圖是一個相對比較高等級的FPGA開發(fā)流程,從項(xiàng)目的提上議程開始,設(shè)計(jì)者需要進(jìn)行FPGA功能的需求分析,然后進(jìn)行模塊的劃分,比較復(fù)雜和龐大的設(shè)計(jì),則會通過模塊劃分把工作交給一個團(tuán)隊(duì)的多人協(xié)作完成。各個模塊的具體任務(wù)和功能劃分完畢(通常各個模塊間的通信接口方式也同時被確定),則可以著手進(jìn)行詳細(xì)設(shè)計(jì),包括代碼輸入、綜合優(yōu)化、實(shí)現(xiàn)(映射和布局布線)。

為了保證設(shè)計(jì)達(dá)到預(yù)期要求,各種設(shè)計(jì)的約束輸入以及仿真驗(yàn)證也穿插其間。在EDA工具上驗(yàn)證無誤后,則可以生成下載配置文件燒錄到實(shí)際器件中進(jìn)行板級的調(diào)試工作。從圖中的箭頭示意不難看出,設(shè)計(jì)的迭代性是FPGA開發(fā)過程中的一個重要特點(diǎn),這就要求設(shè)計(jì)者從一開始就要非常認(rèn)真細(xì)致,否則后續(xù)的很多工作量可能就是不斷的返工。

圖1.7 FPGA開發(fā)流程

當(dāng)然了,對于沒有實(shí)際工程經(jīng)驗(yàn)的初學(xué)者而言,這個流程圖可能不是那么容易理解。不過沒有關(guān)系,我們會簡化這個過程,從實(shí)際操作角度,以一個比較簡化的順序的方式來理解這個流程。如圖1.8所示,從大的方面來看,F(xiàn)PGA開發(fā)流程不過是三個階段,第一個階段是概念階段,或者也可以稱之為架構(gòu)階段,這個階段的任務(wù)是項(xiàng)目前期的立項(xiàng)準(zhǔn)備,如需求的定義和分析、各個設(shè)計(jì)模塊的劃分;第二個階段是設(shè)計(jì)實(shí)現(xiàn)階段,這個階段包括編寫RTL代碼、并對其進(jìn)行初步的功能驗(yàn)證、邏輯綜合和布局布線、時序驗(yàn)證,這一階段是詳細(xì)設(shè)計(jì)階段;第三個階段是FPGA器件實(shí)現(xiàn),除了器件燒錄和板級調(diào)試外,其實(shí)這個階段也應(yīng)該包括第二個階段的布局布線和時序驗(yàn)證,因?yàn)檫@兩個步驟都是和FPGA器件緊密相關(guān)的。我們這么粗略的三個階段劃分并沒有把FPGA整個設(shè)計(jì)流程完全的孤立開來,恰恰相反,從我們的階段劃分中,我們也看到FPGA設(shè)計(jì)的各個環(huán)節(jié)是緊密銜接、相互影響的。

圖1.8 簡化的FPGA開發(fā)流程


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA開發(fā)
    +關(guān)注

    關(guān)注

    1

    文章

    51

    瀏覽量

    15902

原文標(biāo)題:【精品博文】勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載8:FPGA開發(fā)流程

文章出處:【微信號:ChinaAET,微信公眾號:電子技術(shù)應(yīng)用ChinaAET】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Altera正式推出Quartus Prime Pro 26.1版本

    以更快、更廣、更簡為核心,Altera 正式推出 Quartus Prime Pro 26.1 版本。新版本實(shí)現(xiàn)了更高效的編譯與時序收斂、更順暢的開發(fā)者設(shè)計(jì)流程,并簡化了用戶操作與 AI 集成
    的頭像 發(fā)表于 04-20 14:29 ?450次閱讀

    Altera三大FPGA系列產(chǎn)品生命周期支持延至2045年

    近日,全球最大專注于 FPGA 解決方案的提供商 Altera 宣布,將其 Agilex、MAX 10 和 Cyclone V FPGA 系列的產(chǎn)品生命周期支持延長至 2045 年。
    的頭像 發(fā)表于 04-13 16:30 ?1531次閱讀

    Altera Agilex FPGA與SoC實(shí)現(xiàn)更智能的AI

    在本期專題中,Altera 院士兼首席架構(gòu)師 Ilya Ganusov 將帶大家深入解析 Altera FPGA 創(chuàng)新的三大核心支柱:性能、AI 加速與安全,同時拆解 Agilex 7 FPG
    的頭像 發(fā)表于 04-02 14:24 ?469次閱讀

    全新Altera Agilex開發(fā)套件正式發(fā)布

    Altera 正式面向嵌入式和 FPGA 開發(fā)推出三款緊湊型、高性能開發(fā)套件,以豐富互聯(lián)與擴(kuò)展能力,加速從概念到原型的驗(yàn)證流程。
    的頭像 發(fā)表于 03-19 16:06 ?368次閱讀
    全新<b class='flag-5'>Altera</b> Agilex<b class='flag-5'>開發(fā)</b>套件正式發(fā)布

    出售2套:友晶科技(Terasic)原裝正品 FPGA開發(fā)板 Terasic ALTERA DE2-115

    現(xiàn)有2套閑置出售:友晶科技(Terasic)原裝正品 FPGA開發(fā)板 Terasic ALTERA DE2-115,套件包含主板、電源、USB線、光盤、遙控齊全,配件齊全、說明書及包裝齊全。有使用過短暫的一個月,完好無損,幾乎全
    發(fā)表于 12-20 20:24

    Altera攜手合作伙伴共建FPGA創(chuàng)新未來

    2025 年初,全球 FPGA 創(chuàng)新領(lǐng)導(dǎo)者 Altera 正式啟動了 “Altera 解決方案合作伙伴加速計(jì)劃”,旨在強(qiáng)大的生態(tài)系統(tǒng)支持下,助力企業(yè)打破壁壘,提速創(chuàng)新引擎,加快產(chǎn)品上市并高效拓展業(yè)務(wù)。
    的頭像 發(fā)表于 12-19 09:41 ?2165次閱讀

    Altera Agilex 5系列FPGA與SoC產(chǎn)品榮膺2025全球電子成就獎

    近日,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 的 Agilex 5 FPGA 與 SoC 產(chǎn)品系列,榮獲 2025 年 AspenCore 全球電子成就獎(WEAA)的處理器/DSP/F
    的頭像 發(fā)表于 12-03 11:13 ?2684次閱讀

    Altera全新推出MAX 10 FPGA封裝新選擇

    Altera 全新推出 MAX 10 FPGA 封裝新選擇,采用可變間距球柵陣列 (VPBGA) 技術(shù)并已開始批量出貨,可為空間受限及 I/O 密集型應(yīng)用的設(shè)計(jì)人員帶來關(guān)鍵技術(shù)優(yōu)勢。
    的頭像 發(fā)表于 11-10 16:38 ?2056次閱讀
    <b class='flag-5'>Altera</b>全新推出MAX 10 <b class='flag-5'>FPGA</b>封裝新選擇

    FPGA板下載調(diào)試流程

    今天主要介紹一下整個FPGA板下載運(yùn)行調(diào)試流程。 1、首先,參考網(wǎng)址https://doc.nucleisys.com/hbirdv2/soc_peripherals/ips.html#gpio 第
    發(fā)表于 10-29 06:37

    Altera進(jìn)一步擴(kuò)展 Agilex? FPGA 產(chǎn)品組合,全面提升開發(fā)體驗(yàn)

    Altera 首席執(zhí)行官 Raghib Hussain 表示:“現(xiàn)階段,Altera 專注于 FPGA 解決方案的運(yùn)營與發(fā)展,使我們能夠以更快的速度、更高的敏捷性推動創(chuàng)新,更緊密地與客戶互動,并快速
    發(fā)表于 10-13 11:08 ?1509次閱讀
    <b class='flag-5'>Altera</b>進(jìn)一步擴(kuò)展 Agilex? <b class='flag-5'>FPGA</b> 產(chǎn)品組合,全面提升<b class='flag-5'>開發(fā)</b>體驗(yàn)

    使用Altera SoC FPGA提升AI信道估計(jì)效率

    開銷急劇擴(kuò)大,導(dǎo)致上行帶寬的利用率出現(xiàn)瓶頸。 ? 為應(yīng)對這一挑戰(zhàn),Altera 正依托?Agilex SoC FPGA,提供由 AI 驅(qū)動的 CSI 壓縮解決方案。結(jié)合 Altera 的?FP
    的頭像 發(fā)表于 08-26 16:27 ?3811次閱讀

    Altera Agilex? 3 FPGA和SoC FPGA

    Altera Agilex? 3 FPGA和SoC FPGA Altera/Intel Agilex? 3 FPGA和SoC
    的頭像 發(fā)表于 08-06 11:41 ?4566次閱讀
    <b class='flag-5'>Altera</b> Agilex? 3 <b class='flag-5'>FPGA</b>和SoC <b class='flag-5'>FPGA</b>

    【經(jīng)驗(yàn)分享】玩轉(zhuǎn)FPGA串口通信:從“幻覺調(diào)試”到代碼解析

    FPGA開發(fā),思路先行!玩FPGA板子,讀代碼是基本功!尤其對從C語言轉(zhuǎn)戰(zhàn)FPGA的“寶貝們”來說,適應(yīng)流水線(pipeline)編程可能需要點(diǎn)時間。上篇點(diǎn)燈代碼解讀了基礎(chǔ),而如果能親
    的頭像 發(fā)表于 06-05 08:05 ?1262次閱讀
    【經(jīng)驗(yàn)分享】<b class='flag-5'>玩轉(zhuǎn)</b><b class='flag-5'>FPGA</b>串口通信:從“幻覺調(diào)試”到代碼解析

    Altera Agilex 3 FPGA和SoC產(chǎn)品介紹

    Altera 的 Agilex 3 FPGA 和 SoC 可在不影響性能的前提下顯著提高成本效益。其通過出色的 Hyperflex FPGA 架構(gòu)、先進(jìn)的收發(fā)器技術(shù)、更高的集成度和更強(qiáng)大的安全
    的頭像 發(fā)表于 06-03 16:40 ?1794次閱讀
    <b class='flag-5'>Altera</b> Agilex 3 <b class='flag-5'>FPGA</b>和SoC產(chǎn)品介紹

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開發(fā)人員的
    的頭像 發(fā)表于 05-07 15:15 ?1511次閱讀
    適用于Versal的AMD Vivado  加快<b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)</b>完成Versal自適應(yīng)SoC設(shè)計(jì)
    西青区| 凭祥市| 鹤山市| 苏州市| 五大连池市| 金沙县| 石嘴山市| 连城县| 景谷| 黄大仙区| 大城县| 岐山县| 宜君县| 莱州市| 馆陶县| 舞钢市| 丘北县| 鸡东县| 昌图县| 灵宝市| 肃南| 溆浦县| 武城县| 房山区| 集安市| 五常市| 牡丹江市| 泌阳县| 繁峙县| 远安县| 都兰县| 万宁市| 林州市| 天门市| 宜兰市| 惠州市| 色达县| 黄骅市| 招远市| 灌南县| 凤庆县|