在電力等眾多對(duì)時(shí)間精度要求極高的領(lǐng)域，精準(zhǔn)授時(shí)至關(guān)重要。今天，分享一個(gè)基于復(fù)旦微FMQL20S400M四核ARM Cortex-A7（PS端） + FPGA可編程邏輯資源（PL端）異構(gòu)多核SoC處理器的B碼對(duì)時(shí)案例，開發(fā)環(huán)境如下：

Windows開發(fā)環(huán)境：Windows 7 64bit、Windows 10 64bit

PL端開發(fā)環(huán)境：Procise 2023.1

IAR：IAR Embedded Workbench ARM 8.11.2

硬件平臺(tái)：創(chuàng)龍科技TLFM20S-EVM評(píng)估板（基于FMQL20S400M國產(chǎn)平臺(tái)）

IRIG-B碼對(duì)時(shí)原理

IRIG-B(inter-range instrumentationgroup-B)碼是一種時(shí)間同步標(biāo)準(zhǔn)，通常用于精確的時(shí)間測(cè)量和數(shù)據(jù)同步，廣泛應(yīng)用于電力、通信、航空等領(lǐng)域。

IRIG-B碼為每秒一幀的時(shí)間串碼，一幀串碼中包含100個(gè)碼元，頻率為1KHz，即每個(gè)碼元占用10ms時(shí)間。IRIG-B碼基本的碼元為"0"碼元、"1"碼元和"P"碼元，"0"碼元和"1"碼元對(duì)應(yīng)的脈沖寬度為2ms和5ms，"P"碼元為位置碼元，對(duì)應(yīng)的脈沖寬度為8ms，IRIG-B碼信息的基本碼元的示意圖如下所示。

圖 1

下圖為一幀的IRIG-B碼脈沖序列結(jié)構(gòu)示意圖。連續(xù)兩個(gè)"P"碼元表示整秒的開始，第二個(gè)"P"碼元的脈沖前沿為“準(zhǔn)時(shí)”參考點(diǎn)，定義其為"Pr"。每10個(gè)碼元有一個(gè)位置碼元，共有10個(gè)，定義其為P1，P2，…，P9，P0。IRIG-B 碼時(shí)間格式的時(shí)序?yàn)槊?、分、時(shí)、天，所占信息位分別為：秒7位、分7位、時(shí)6位、天10位，其位置在P0 ~ P5之間。

通常，從"Pr"開始對(duì)碼元進(jìn)行編號(hào)，分別定義為第0，1，2，…，99碼元，則“秒”信息位于第1、2、3、4、6、7、8碼元，“分”信息位于第10、11、12、13、15、16，17碼元，“時(shí)”信息位于第20、21、22、23、25、26碼元，“天”信息位于第30、31、32、33、35、36、37、38、40、41碼元。

圖 2

IRIG-B碼對(duì)時(shí)典型應(yīng)用

IRIG-B碼對(duì)時(shí)可應(yīng)用于繼電保護(hù)裝置、電力RTU、電力錄波器、通訊管理機(jī)、電能質(zhì)量在線監(jiān)測(cè)等領(lǐng)域。創(chuàng)龍科技已基于TLFM20S-EVM評(píng)估板（基于FMQL20S400M）實(shí)現(xiàn)IRIG-B碼對(duì)時(shí)方案，降低了終端用戶的開發(fā)難度，縮減了研發(fā)時(shí)間，可快速進(jìn)行產(chǎn)品方案評(píng)估與技術(shù)預(yù)研。

圖 3

基于FMQL20S400M的IRIG-B碼對(duì)時(shí)方案

本文主要介紹創(chuàng)龍科技TLFM20S-EVM評(píng)估板（基于FMQL20S400M）實(shí)現(xiàn)IRIG-B碼信號(hào)解析功能。

為了簡化描述，本文僅摘錄部分方案功能描述與測(cè)試結(jié)果。

案例說明

評(píng)估板通過RS485串口獲取衛(wèi)星時(shí)鐘同步裝置輸出的IRIG-B信號(hào)，并對(duì)IRIG-B信號(hào)進(jìn)行解碼，將其轉(zhuǎn)化為時(shí)間信息，然后通過RS232串口以每間隔一秒發(fā)送一次的頻率將時(shí)間發(fā)送至上位機(jī)，并通過串口終端進(jìn)行顯示。程序功能框圖如下所示。

圖 4

案例測(cè)試

將評(píng)估板的調(diào)試串口CON4(USB TO UART0)連接至PC機(jī)，將評(píng)估板的RS232串口連接至PC機(jī)，將衛(wèi)星時(shí)鐘同步裝置的ANT接口連接至GPS天線模塊，將衛(wèi)星時(shí)鐘同步裝置OUT2接口連接至評(píng)估板的RS485接口，硬件連接如下圖所示。

圖 5

將本案例的PL端.bin格式可執(zhí)行文件拷貝至"/lib/firmware/"目錄下，并將PL端可執(zhí)行文件重命名為system_wrapper.bin，然后執(zhí)行如下命令加載PL端可執(zhí)行文件。

Target#echo system_wrapper.bin > /sys/class/fpga_manager/fpga0/firmware

圖 6

上述命令執(zhí)行完成后，等待5-10s，即可觀察到RS232串口終端將打印時(shí)間數(shù)據(jù)信息。

備注：由于IRIG-B碼幀含100個(gè)碼元，每碼元10ms，其中60個(gè)碼元攜帶時(shí)間信息，總耗時(shí)600ms，因此解碼及串口傳輸時(shí)間信息時(shí)，誤差在1秒內(nèi)屬正常范圍。

圖 7

到這里，演示步驟就全部結(jié)束了。若各位工程師想要查看更多關(guān)于復(fù)旦微FMQL20S400M 國產(chǎn)平臺(tái)的相關(guān)案例演示，歡迎通過公眾號(hào)（Tronlong創(chuàng)龍科技）查閱，快來親身體驗(yàn)一下吧！

審核編輯 黃宇