乘用車中的電子部分持續(xù)快速增長，驅(qū)動這一現(xiàn)象的主要因素是乘用車中集成了各種高級安全功能。整 個行業(yè)向全自動駕駛汽車的轉(zhuǎn)變有望進(jìn)一步增加此類安全功能的數(shù)量，進(jìn)而增加電子部分的比重。最近 有報告表明，高端汽車中目前集成了成百上千的半導(dǎo)體器件。另外，這些元器件的復(fù)雜性也是與日俱 增。事實上，引領(lǐng)先進(jìn)半導(dǎo)體前沿市場的正是執(zhí)行人工智能算法所需的芯片，而且這些算法可以管理新 興的自動駕駛功能。這類安全相關(guān)的器件必須盡可能滿足最高的質(zhì)量和可靠性要求，這一點至關(guān)重要。 這些要求已在 ISO 26262 標(biāo)準(zhǔn)中正式提出，世界各地的汽車制造商和供應(yīng)商也已紛紛采用這一標(biāo)準(zhǔn)。這是 一項綜合標(biāo)準(zhǔn)，涵蓋軟件和硬件的完整生命周期，從設(shè)計一直到測試和實際運行。為幫助企業(yè)滿足 ISO 26262 標(biāo)準(zhǔn)強制要求的質(zhì)量和可靠性指標(biāo)，Mentor Tessent 產(chǎn)品系列提供了一套全面的測試解決方案。

通過在線自測試確保系統(tǒng)可靠性
要確保汽車電子的可靠性，其中一種方法便是在功能運轉(zhuǎn)期間執(zhí)行定期測試。借助 Tessent MissionMode 架 構(gòu)，可以實現(xiàn)對所有片上測試資源的低延遲系統(tǒng)級訪問，以便進(jìn)行在線測試和診斷。圖 1 顯示的即為該架 構(gòu)。使用基于 IEEE 1687 (IJTAG) [1,2] 的網(wǎng)絡(luò)可以訪問在整個設(shè)計流程中分發(fā)的所有測試 IP。測試 IP 可能包 括任意 Tessent DFT BIST 功能，或任何符合 IJTAG 標(biāo)準(zhǔn)的第三方 IP。利用 SIB（掃描插入位）交換機的層次 化網(wǎng)絡(luò)，即可與測試 IP 進(jìn)行多面而又高效的通信。IEEE 1149.1 TAP（測試點端口）可提供對 IJTAG 網(wǎng)絡(luò)的 外部訪問，主要在制造測試環(huán)境中使用。居于此架構(gòu)中心的是 Tessent MissionMode 控制器，它能接管 TAP 信號，并將任何測試或診斷命令驅(qū)動至 IJTAG 網(wǎng)絡(luò)中的任意和所有測試 IP。

圖 1：基于 IJTAG 的 Tessent MissionMode 架構(gòu)。

MissionMode 控制器可配置為在兩種不同模式下工作。在 CPU 訪問模式下，該控制器支持與 CPU 總線之間 的雙向并行讀寫操作。該控制器可根據(jù)需要執(zhí)行并行到串行和串行到并行數(shù)據(jù)轉(zhuǎn)換，以便在 CPU 總線與 IJTAG 網(wǎng)絡(luò)之間傳輸信息。此模式支持圖 所示的模塊級或系統(tǒng)級通信架構(gòu)。服務(wù)處理器可通過任意汽車 總線，例如 CAN（控制器局域網(wǎng)）或 I2C（內(nèi)置集成芯片），訪問各個 MissionMode 控制器，進(jìn)而訪問任 意片上測試 IP。在直接存儲器訪問 (DMA) 模式下，MissionMode 控制器可讀取在非易失性存儲器中預(yù)載的 命令數(shù)據(jù)。在系統(tǒng)操作期間，根據(jù)需要，可以存儲多種測試序列，而且可以以任何順序不限次數(shù)的重新 獲得這些測試序列。

除了通過 TAP 訪問整個芯片 IJTAG 網(wǎng)絡(luò) 之外，還可配置一個或多個 MissionMode 控制器直接與單個或一小組測試 IP 通 信（參見圖 3）。這樣做的好處是可以 縮短通信延遲，而這對某些測試而 言至關(guān)重要。非破壞性存儲器 BIST 便 是一個重要示例 [3]。在這種形式的測 試中，存儲器 BIST 控制器會使用一 系列的短事務(wù)序列對存儲器進(jìn)行測 試，我們通常將此成為猝發(fā)。猝發(fā) 通常僅持續(xù)若干時鐘周期（可能 20 到30 個），并且每次針對不同的存儲 器位置。因此可通過大量較短的存儲 器 BIST 會話對整個存儲器進(jìn)行測試。 這一方法是非破壞性的，因為在每個 猝發(fā)期間，猝發(fā)所修改的存儲器位置 均會由 MBIST 控制器進(jìn)行保存和恢復(fù)。 由于猝發(fā)僅在仲裁邏輯確定存儲器

圖 3：Tessent MissionMode 直接本地訪問。

可用時才會啟動，功能性能并不會受到嚴(yán)重影響。如果存儲器僅在上電時進(jìn)行測試，則可使用更傳統(tǒng)的 破壞性存儲器 BIST 測試。這種情況下，通常就不會存在延遲問題，單個與 TAP 接口的 MissionMode 控制 器便足夠了。

邏輯 BIST 是另一種常見的系統(tǒng)內(nèi)測試形式，通過 MissionMode 控制器可以訪問該測試。該測試解決方案 涉及在片上生成隨機測試向量，然后將其應(yīng)用于掃描鏈。最近，我們對此方法進(jìn)行了改進(jìn)，提供了一種 可集成 ATPG 壓縮和邏輯 BIST 的混合測試解決方案（參見圖 4）。汽車設(shè)備內(nèi)通常同時需要這兩種解決方 案；ATPG 壓縮用于高質(zhì)量的制造測試，邏輯 BIST 則用于上電測試和系統(tǒng)內(nèi)測試。

圖 4：混合 ATPG 壓縮和邏輯 BIST 架構(gòu)。

結(jié)合使用這兩種解決方案將可獲得明顯的優(yōu)勢。特別是，由于這兩種解決方案使用幾乎相同的片上 DFT 資 源，因此可以減少面積開銷。例如，二者都使用掃描鏈和相關(guān)的測試時鐘。兩種解決方案的主要區(qū)別在 于將測試數(shù)據(jù)饋送到掃描鏈以及處理來自掃描鏈的測試響應(yīng)數(shù)據(jù)的片上邏輯。然而，邏輯間也存在相似 性，所以兩種解決方案的邏輯可以高效地合并以同時支持這兩種方法。

在功能運轉(zhuǎn)期間定期應(yīng)用邏輯 BIST 的一個重要方面是限制功耗，以便最大限度地降低對被測系統(tǒng)其他部 分造成的影響。在邏輯 BIST 操作期間，通過最大限度減少隨機測試向量和響應(yīng)的掃描加載和卸載期間的 翻轉(zhuǎn)活動，可以實現(xiàn)功耗的降低。圖 5 所示的架構(gòu)通過定期將隨機數(shù)據(jù)位替換為常量值而減少了掃描翻轉(zhuǎn) 活動 [4]。該結(jié)構(gòu)支持可編程電路的翻轉(zhuǎn)率色設(shè)定，在小幅增加測試向量和保持相同測試覆蓋率的同時，可 以降低電路的翻轉(zhuǎn)率。

圖 5：低功耗邏輯 BIST 架構(gòu)。