集成電路發(fā)展演變過(guò)程
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
集成電路
+關(guān)注
關(guān)注
5465文章
12695瀏覽量
375848 -
ti
+關(guān)注
關(guān)注
114文章
8085瀏覽量
220094
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
喜報(bào) | 匠芯創(chuàng)亮相2026珠海集成電路年會(huì) 榮膺集成電路杰出人物與創(chuàng)新集成電路人才
4月23日，備受行業(yè)關(guān)注的“芯聚珠海，智驅(qū)未來(lái)——2026珠海集成電路產(chǎn)業(yè)年會(huì)暨產(chǎn)業(yè)高質(zhì)量發(fā)展交流會(huì)”在珠海圓滿落幕。這場(chǎng)由珠海市半導(dǎo)體行業(yè)協(xié)會(huì)主辦的行業(yè)盛會(huì)，匯聚了政府領(lǐng)導(dǎo)、國(guó)家級(jí)行業(yè)專家、企業(yè)家
集成電路技術(shù)進(jìn)步的基本規(guī)律
集成電路現(xiàn)今所達(dá)到的技術(shù)高度是當(dāng)初人們難以想象的。在發(fā)明集成電路的1958年.全世界半導(dǎo)體廠生產(chǎn)的晶體管總數(shù)為4710萬(wàn)個(gè),其中包括210萬(wàn)個(gè)硅晶體管,其余為鍺晶體管。
行芯科技亮相IIC 2026國(guó)際集成電路展覽會(huì)暨研討會(huì)
近日，全球集成電路領(lǐng)域的年度標(biāo)桿盛會(huì)——2026國(guó)際集成電路展覽會(huì)暨研討會(huì)（IIC 2026）在上海圓滿落幕。
集成電路制造中薄膜生長(zhǎng)工藝的發(fā)展歷程和分類
薄膜生長(zhǎng)是集成電路制造的核心技術(shù)，涵蓋PVD、CVD、ALD及外延等路徑。隨技術(shù)節(jié)點(diǎn)演進(jìn)，工藝持續(xù)提升薄膜均勻性、純度與覆蓋能力，支撐銅互連、高k柵介質(zhì)及應(yīng)變器件發(fā)展。未來(lái)將聚焦低溫沉積、三維結(jié)構(gòu)適配與新材料集成，實(shí)現(xiàn)性能與可靠
集成電路制造中常用濕法清洗和腐蝕工藝介紹
集成電路濕法工藝是指在集成電路制造過(guò)程中，通過(guò)化學(xué)藥液對(duì)硅片表面進(jìn)行處理的一類關(guān)鍵技術(shù)，主要包括濕法清洗、化學(xué)機(jī)械拋光、無(wú)應(yīng)力拋光和電鍍四大類。這些工藝貫穿于芯片制造的多個(gè)關(guān)鍵環(huán)節(jié)，直接影響器件性能與良率。
廣州規(guī)劃：聚焦半導(dǎo)體，2035鑄集成電路重鎮(zhèn)#廣州#半導(dǎo)體#集成電路
集成電路
jf_15747056
發(fā)布于 :2026年01月09日 18:57:28
煥新啟航·品質(zhì)躍升 IICIE國(guó)際集成電路創(chuàng)新博覽會(huì)，構(gòu)建全球集成電路全產(chǎn)業(yè)鏈生態(tài)平臺(tái)
為積極響應(yīng)國(guó)家集成電路創(chuàng)新發(fā)展戰(zhàn)略部署，加快推進(jìn)集成電路產(chǎn)業(yè)良性發(fā)展生態(tài)，原“SEMI-e深圳國(guó)際半導(dǎo)體展暨集成電路產(chǎn)業(yè)創(chuàng)新展”正式升級(jí)為“
“十五五”規(guī)劃集成電路被列為重點(diǎn)新興支柱產(chǎn)業(yè)#集成電路#行業(yè)發(fā)展#半導(dǎo)體
集成電路
jf_15747056
發(fā)布于 :2025年12月31日 18:21:21
不同維度下半導(dǎo)體集成電路的分類體系
半導(dǎo)體集成電路的分類體系基于集成度、功能特性、器件結(jié)構(gòu)及應(yīng)用場(chǎng)景等多維度構(gòu)建，歷經(jīng)數(shù)十年發(fā)展已形成多層次、多維度的分類框架，并隨技術(shù)演進(jìn)持續(xù)擴(kuò)展新的細(xì)分領(lǐng)域。
集成電路制造中薄膜刻蝕的概念和工藝流程
薄膜刻蝕與薄膜淀積是集成電路制造中功能相反的核心工藝：若將薄膜淀積視為 “加法工藝”（通過(guò)材料堆積形成薄膜），則薄膜刻蝕可稱為 “減法工藝”（通過(guò)材料去除實(shí)現(xiàn)圖形化）。通過(guò)這一 “減” 的過(guò)程，可將
PDK在集成電路領(lǐng)域的定義、組成和作用
PDK（Process Design Kit，工藝設(shè)計(jì)套件）是集成電路設(shè)計(jì)流程中的重要工具包，它為設(shè)計(jì)團(tuán)隊(duì)提供了與特定制造工藝節(jié)點(diǎn)相關(guān)的設(shè)計(jì)信息。PDK 是集成電路設(shè)計(jì)和制造之間的橋梁，設(shè)計(jì)團(tuán)隊(duì)依賴 PDK 來(lái)確保設(shè)計(jì)能夠在晶圓廠的工藝流程中正確制造。
2025集成電路（無(wú)錫）創(chuàng)新發(fā)展大會(huì)開(kāi)幕
集成電路是支撐國(guó)家經(jīng)濟(jì)社會(huì)發(fā)展和保障國(guó)家安全的戰(zhàn)略性、基礎(chǔ)性和先導(dǎo)性產(chǎn)業(yè),是引領(lǐng)新一輪科技革命和產(chǎn)業(yè)變革的關(guān)鍵力量。為搶抓集成電路產(chǎn)業(yè)發(fā)展新機(jī)遇，打造具有國(guó)際競(jìng)爭(zhēng)力的
半導(dǎo)體封裝技術(shù)的演變過(guò)程
想象一下，你要為比沙粒還小的芯片建造“房屋”——既要保護(hù)其脆弱電路，又要連接外部世界，還要解決散熱、信號(hào)干擾等問(wèn)題。這就是集成電路封裝（IC Packaging）的使命。從1950年代的金屬外殼到今日的3D堆疊，封裝技術(shù)已從簡(jiǎn)單保護(hù)殼蛻變?yōu)闆Q定芯片性能的核心環(huán)節(jié)。
晶體管架構(gòu)的演變過(guò)程
芯片制程從微米級(jí)進(jìn)入2納米時(shí)代，晶體管架構(gòu)經(jīng)歷了從 Planar FET 到 MBCFET的四次關(guān)鍵演變。這不僅僅是形狀的變化，更是一次次對(duì)物理極限的挑戰(zhàn)。從平面晶體管到MBCFET，每一次架構(gòu)演進(jìn)到底解決了哪些物理瓶頸呢？
新思科技賦能集成電路專業(yè)高質(zhì)量發(fā)展
集成電路產(chǎn)業(yè)正迎來(lái)從高速增長(zhǎng)向高質(zhì)量發(fā)展的關(guān)鍵期，技術(shù)創(chuàng)新與人才培育成為驅(qū)動(dòng)行業(yè)演進(jìn)的核心動(dòng)力。隨著芯片設(shè)計(jì)復(fù)雜度持續(xù)攀升，高校作為人才培養(yǎng)的重要陣地，亟需深化產(chǎn)教融合，精準(zhǔn)對(duì)接產(chǎn)業(yè)需求。作為全球
評(píng)論