近日，DeepSeek V3.2-Exp 上線，官宣支持國(guó)產(chǎn)AI算子編程語(yǔ)言TileLang 并發(fā)布了針對(duì) V3.2 的算子示例，這意味著支持“同一語(yǔ)義、跨多后端”的TileLang得到了權(quán)威認(rèn)可，基于算能TPU的TileLang-TPU項(xiàng)目也于近日完成工程驗(yàn)證。

TileLang 發(fā)布之初，算能聯(lián)合北京大學(xué)、復(fù)旦大學(xué)、山東大學(xué)等高校的科研團(tuán)隊(duì)，共同開展TileLang接入算能TPU的工作，目前已在BM1684X 、SC11等智算平臺(tái)上完成了主流大模型算子的工程驗(yàn)證。

算能SC11 FP300單卡集成256GB LPDDR5X高帶寬內(nèi)存，內(nèi)置原生FP8算力單元，板載高達(dá)1.1TB/s的內(nèi)存帶寬，配合PCIe Gen5主機(jī)接口及256GB/s的卡間高速互聯(lián)，有效應(yīng)對(duì)大模型參數(shù)存儲(chǔ)與計(jì)算需求，DeepSeek V3滿血版在4卡SC11上吞吐超過(guò)600tokens/s。

Tile Language (TileLang) 是一種簡(jiǎn)潔的領(lǐng)域?qū)Ｓ谜Z(yǔ)言，也是一款開源的 AI 算子編程語(yǔ)言，TileLang 對(duì)接算能TPU擴(kuò)展的工作由北大碩士生解文浩、博士生任天行作為主要負(fù)責(zé)人牽頭開發(fā)，山大、復(fù)旦的研發(fā)團(tuán)隊(duì)也參與了算子開發(fā)、大模型接入TPU的工作，一并表示感謝。

全棧貫通|從可行性到工程閉環(huán)

TileLang能夠?qū)⒏呒?jí)別的數(shù)據(jù)流描述，自動(dòng)轉(zhuǎn)換并優(yōu)化為高效的底層代碼（如CUDA或TPU kernel）。通過(guò)獨(dú)特的Tile級(jí)抽象和自動(dòng)調(diào)度能力，開發(fā)者可以用更簡(jiǎn)潔的代碼表達(dá)復(fù)雜計(jì)算，快速為自己的算法開發(fā)一個(gè)接近峰值性能的算子,顯著提升算子開發(fā)效率。

TileLang-TPU適配路徑以“少驚擾、強(qiáng)約束”為原則：前端僅描述 tile 級(jí)計(jì)算邏輯與數(shù)據(jù)流，不引入設(shè)備細(xì)節(jié)；中間以穩(wěn)定的 Tile-IR 承接形狀推斷、布局決定與算子融合；后端生成面向算能 TPU 的 device 側(cè) C 代碼與指令序列，并與 PPL 的內(nèi)核注冊(cè)、調(diào)度與運(yùn)行時(shí)貫通。

該路徑已在典型大模型算子上跑通，涵蓋常見的 GEMM、歸一化與位置相關(guān)變換等，完成從算子表達(dá)、代碼生成、到 hostdevice 數(shù)據(jù)搬運(yùn)和執(zhí)行的全鏈路打通。由此，TileLang 的一次建模、多后端復(fù)用能力在國(guó)產(chǎn) TPU 場(chǎng)景獲得驗(yàn)證，為后續(xù)開源與規(guī)?；桓兜於嘶A(chǔ)。

極致簡(jiǎn)潔|三步實(shí)現(xiàn) TPU后端支持

TileLang-TPU的核心工作聚焦三點(diǎn)：前端原語(yǔ)擴(kuò)展。于 TileLang/language/customize.py 增補(bǔ)自定義 tile op 接口，使 GEMM、RMSNorm、RoPE、SwiGLU 等算子可以以更貼近數(shù)學(xué)定義的方式表達(dá)，并在 Tile-IR 層明確迭代空間、數(shù)據(jù)復(fù)用與流水線切分，減少手寫索引與 bank 沖突的偶然性。

代碼生成映射。于 src/target/codegen_ppl.cc 完成原語(yǔ)到算能 TPU 專用執(zhí)行單元的映射，將GEMM 一類算子對(duì)齊到 BDC 的矩陣乘路徑（如 tpu_bdc_fp_mm.v 等），同時(shí)根據(jù)設(shè)備層級(jí)內(nèi)存模型生成指令序列與局部緩存策略，確保計(jì)算與搬運(yùn)（GDMA）管線化協(xié)同。以matmul在BM1684x上的計(jì)算為例，使用TileLang撰寫的算子跟PPL手寫算子性能持平，代碼更加簡(jiǎn)潔。

運(yùn)行棧整合。生成的 device 側(cè) C 代碼與元信息并入 PPL 體系，完成 kernel 注冊(cè)、調(diào)度入口與形參綁定，保證 host 側(cè)裝載、形狀檢查、dtype/stride 處理與 device 側(cè)執(zhí)行一致；必要時(shí)補(bǔ)充 tiling 規(guī)則與長(zhǎng)短軸對(duì)齊策略，以兼顧大shape與批處理場(chǎng)景。當(dāng)前已實(shí)現(xiàn)TileLang 前端 → PPL/TPU 設(shè)備端 C → PPL 運(yùn)行期可執(zhí)行的完整鏈路，關(guān)鍵算子具備可對(duì)齊的性能基線與可定位的優(yōu)化，便于后續(xù)按模型族進(jìn)行系統(tǒng)化補(bǔ)全與壓測(cè)。

持續(xù)開源 | 一次改寫多處復(fù)用

TileLang開源的價(jià)值不止于“又多了一個(gè)后端”，更在于“少了成倍的重復(fù)移植”。在國(guó)產(chǎn)芯片生態(tài)日益多樣化的現(xiàn)實(shí)下，統(tǒng)一的 tile 級(jí)前端抽象能把算子資產(chǎn)沉淀在可組合、可驗(yàn)證的語(yǔ)義層；遷移到新后端時(shí)，僅需圍繞 CodeGen 與 runtime 這條窄口補(bǔ)齊映射與 ABI，可繼承既有的表達(dá)、調(diào)度與測(cè)試體系。

這種“前端統(tǒng)一、后端定制”的方式，有機(jī)會(huì)在工程維度緩解國(guó)產(chǎn)芯片的碎片化，讓差異化架構(gòu)以最小成本共享同一套高質(zhì)量算子實(shí)現(xiàn)與基準(zhǔn)。后續(xù)開發(fā)團(tuán)隊(duì)將優(yōu)先確保DeepSeek等主流模型鏈路的端到端可用，再面向長(zhǎng)尾算子逐步補(bǔ)全，并在流水線深度、訪存回填、緩存復(fù)用等細(xì)節(jié)上持續(xù)優(yōu)化最佳實(shí)踐。

TileLang-TPU 正在做開源前的代碼清理與文檔化的工作，它的意義并不在于“多了一個(gè)后端”，而在于“少了很多重復(fù)”，當(dāng)同一套算子前端可以映射到更多芯片時(shí)，碎片化就不再是阻力，而會(huì)成為競(jìng)爭(zhēng)力，讓不同架構(gòu)以各自所長(zhǎng)服務(wù)更大的模型與更廣的場(chǎng)景，而不是把資源消耗在移植與改寫上。

再次感謝來(lái)自北大、復(fù)旦、山大等高校的研發(fā)團(tuán)隊(duì)在TileLang-TPU上所做的前瞻性工作，后續(xù)的開源倉(cāng)庫(kù)將附帶清晰的示例與文檔，支持以標(biāo)準(zhǔn)化方式擴(kuò)展原語(yǔ)、以嚴(yán)謹(jǐn)?shù)墓こ虡?biāo)準(zhǔn)實(shí)現(xiàn)“一次改寫、多平臺(tái)復(fù)用”的目標(biāo)。TileLang-TPU的成功驗(yàn)證，將進(jìn)一步加深算能與高校、開源社區(qū)的合作深度，為完善國(guó)產(chǎn)芯片軟件棧打造一個(gè)經(jīng)典范式。