微處理器和專用集成電路（ASIC）需要低電壓，高電流電源。這些電源通常對(duì)輸出電壓偏差有非常嚴(yán)格的要求，特別是對(duì)負(fù)載瞬態(tài)事件。測(cè)試這些耗材可能對(duì)設(shè)計(jì)人員構(gòu)成挑戰(zhàn)，并且可能難以確認(rèn)是否符合規(guī)范。

在這里，我將介紹其他細(xì)節(jié)以及可用于簡(jiǎn)化這些困難條件測(cè)試的方法。

首先，您需要了解所有瞬態(tài)規(guī)范，以便正確設(shè)計(jì)電源，同時(shí)了解它們?nèi)绾螒?yīng)用于測(cè)試。典型的瞬態(tài)規(guī)格包括：

• 以安培為單位的負(fù)載階躍大小，或者以滿負(fù)載的百分比給出
• 瞬態(tài)事件期間的最小負(fù)載（有時(shí)為零）
• 負(fù)載階躍的轉(zhuǎn)換速率，通常以每微秒的安培數(shù)為單位
• 臺(tái)階兩邊允許的最大電壓偏差
• 預(yù)計(jì)恢復(fù)時(shí)間
  

圖1顯示了通常如何定義這些規(guī)范的示例。



圖1負(fù)載瞬態(tài)測(cè)量的圖形描述

了解所有規(guī)格后，您可以嘗試設(shè)計(jì)供應(yīng)以滿足要求。然而，測(cè)試所述要求然后成為挑戰(zhàn)。輸出電壓為1V，負(fù)載階躍為100A，壓擺率為1,000A /μs的要求并不少見。大多數(shù)測(cè)試情況下的限制因素是被測(cè)電源和負(fù)載之間的電感。在實(shí)際系統(tǒng)中，電源通常緊鄰其供電的負(fù)載; 因此寄生電感最小化。

您可以使用多種方法測(cè)試給定電源的負(fù)載瞬態(tài)響應(yīng); 每個(gè)都有其優(yōu)點(diǎn)和缺點(diǎn)。在這里，我將比較以下選項(xiàng)：外部電子負(fù)載，外部瞬態(tài)電路板，“場(chǎng)效應(yīng)晶體管（FET）slammer”，板載瞬態(tài)發(fā)生器和基于插座的瞬態(tài)測(cè)試儀。

外部電子負(fù)載可能是測(cè)試瞬態(tài)響應(yīng)的最常用方法 - 也是最方便的。大多數(shù)負(fù)載都具有模式，使您可以輕松設(shè)置當(dāng)前級(jí)別和轉(zhuǎn)換時(shí)間。主要缺點(diǎn)是由于外部布線或?qū)嶋H負(fù)載的限制，轉(zhuǎn)換速率有限。

外部瞬態(tài)電路板通常可以在轉(zhuǎn)換速率方面獲得更好的結(jié)果，但代價(jià)是靈活性。根據(jù)設(shè)計(jì)，負(fù)載瞬態(tài)電路板可能受限于最大電流，散熱或轉(zhuǎn)換速率。由于瞬態(tài)電路板是外部連接的，因此布線通常是轉(zhuǎn)換速率限制的瓶頸。此外，您需要為每個(gè)測(cè)試的電源調(diào)整或配置電路板。

FET slammer是獲得高速瞬態(tài)結(jié)果的快速而粗糙的方法。您可以通過電阻器直接連接金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET），也可以直接連接電源輸出端; 函數(shù)發(fā)生器控制門。由于外部接線很少，寄生電感會(huì)大大降低。

雖然這種方法通?？梢援a(chǎn)生高壓擺率，但測(cè)試的控制和可重復(fù)性可能很難。您可能還需要修改PCB（圖2）。該方法的另一個(gè)問題是測(cè)量實(shí)際負(fù)載階躍電流是困難的并且可能是不準(zhǔn)確的。


圖2帶FET振蕩器的PCB示例

在嘗試測(cè)試高電流高速瞬變的性能時(shí)，板載瞬態(tài)發(fā)生器非常有用。您可以根據(jù)精確的負(fù)載瞬態(tài)規(guī)范設(shè)計(jì)電路。主要缺點(diǎn)是組件需要額外的成本和空間。此外，采取多種不同測(cè)量的靈活性可能是困難的或耗時(shí)的。

板載瞬態(tài)發(fā)生器的設(shè)計(jì)也非常復(fù)雜。它可以像555定時(shí)器控制的電阻和FET一樣簡(jiǎn)單，也可以像圖3所示那樣復(fù)雜。更復(fù)雜的設(shè)計(jì)使用多級(jí)和更小，更快開關(guān)的FET。這種類型的設(shè)計(jì)可以實(shí)現(xiàn)1,000A /μs的壓擺率。



圖3板載瞬態(tài)發(fā)生器的更復(fù)雜版本

最后一個(gè)選擇是使用處理器插槽和專用的瞬態(tài)測(cè)試工具。這個(gè)選項(xiàng)是最昂貴的選擇，因?yàn)楣ぞ弑旧砜赡芎馨嘿F，PCB的成本也會(huì)高得多。但是，對(duì)于給定的處理器要求，您可以獲得最準(zhǔn)確的結(jié)果。處理器或ASIC制造商經(jīng)常開發(fā)這些工具，因此它們專門用于提供正確的測(cè)試條件。

表1總結(jié)了瞬態(tài)測(cè)試選項(xiàng)。

方法	優(yōu)點(diǎn)	缺點(diǎn)
外部電子負(fù)載	簡(jiǎn)單，靈活，可能沒有額外費(fèi)用	外部連接導(dǎo)致轉(zhuǎn)換速率有限
外部瞬態(tài)板	簡(jiǎn)單，低成本	每次測(cè)試都需要修改; 外部連接導(dǎo)致的轉(zhuǎn)換速率有限
FET slammer	低成本，快速擺率	需要一個(gè)花哨的函數(shù)發(fā)生器; 測(cè)量實(shí)際電流可能是困難和不準(zhǔn)確的; 可能很難控制
板載瞬態(tài)發(fā)生器	非?？斓臄[率; 專為被測(cè)供應(yīng)而設(shè)計(jì)	每種不同的測(cè)試條件都需要修改電路板; 占用PCB上的額外空間; 可以增加成本; 難以測(cè)量電流
基于套接字的瞬態(tài)測(cè)試儀	非常具體的測(cè)試，確保合規(guī); 通常通過軟件控制，使測(cè)試變得容易	非常貴; 困難的PCB布局，以適應(yīng)插座; 由于層數(shù)和插座布置，PCB可能非常昂貴

表1不同瞬態(tài)測(cè)試方法的比較
負(fù)載瞬變測(cè)試是電源設(shè)計(jì)和合規(guī)性的一個(gè)非常重要的部分。測(cè)試夾具中的寄生電感會(huì)對(duì)您實(shí)現(xiàn)所需壓擺率的能力產(chǎn)生負(fù)面影響。使用我在這里描述的方法，我希望你能避免這個(gè)問題。