當前，高速接口技術正經歷代際跨越：DDR6速率已探至17.6Gbps，UCIe 3.0推升至64Gbps，Serdes更向224Gbps極限演進。傳輸速率的成倍飛躍，使得信號完整性（SI）設計在BER指標、復雜均衡算法及余量優(yōu)化上面臨前所未有的嚴苛挑戰(zhàn)。

面對行業(yè)陣痛，SI工程師亟需透徹理解底層算法以突破設計瓶頸，而EDA企業(yè)則需深度打磨產品邏輯以精準對齊實戰(zhàn)需求。2026年1月23日，巨霖科技首屆 SI/PI 高階技術研討會在公司總部成功舉辦。本次會議邀請了來自半導體設計、核心存儲、智能終端及新能源汽車等領軍企業(yè)的技術專家，與巨霖技術團隊齊聚一堂，共同探討高速接口技術代際跨越背景下的仿真難題。

巨霖科技創(chuàng)始人兼董事長孫家鑫在開場致辭中表示：“作為EDA工具供應商，我們必須把工具做準，更要把工具做‘懂’：要懂用戶的設計流程，懂用戶的實際痛點。這也是我們舉辦這場研討會的初衷，希望能達成三個層面的交流：第一，探討前沿技術發(fā)展帶來的挑戰(zhàn)；第二，如何解決實際設計流程中的痛點；第三，展示巨霖在高速接口仿真領域的技術積累。”

隨后，孫總帶來了題為《淺談 EDA 軟件中的數(shù)學挑戰(zhàn)》的主題演講。他指出，EDA 軟件最底層的核心算法處處體現(xiàn)出與計算數(shù)學、應用數(shù)學的深度融合。要解決“卡脖子”問題就必須從數(shù)學底層入手。巨霖始終堅持全部采用自主研發(fā)模式，旨在從源頭突破當前高速設計的仿真瓶頸。

活動現(xiàn)場，巨霖科技副總經理鄧俊勇攜技術支持團隊總監(jiān)董佳龍，與公司客戶及產業(yè)合作伙伴就產品應用與技術演進進行了深入交流。通過與現(xiàn)場一線工程師就仿真工具進行功能需求與改進建議的溝通，巨霖團隊進一步洞察客戶的實戰(zhàn)場景，為后續(xù)產品邏輯的迭代優(yōu)化及雙方的深度技術協(xié)同提供了決策依據(jù)。

此次研討會，來自系統(tǒng)通信、存儲技術以及 EDA 工業(yè)軟件等產業(yè)鏈各領域的嘉賓，圍繞信道仿真底層算法、存儲技術演進、服務器設計痛點以及鏈路均衡優(yōu)化等核心維度發(fā)表了精彩演講（按演講順序）：

江波龍資深總監(jiān) 付總：“在數(shù)據(jù)驅動的信息爆炸時代，更高性能、更大容量與更具競爭力的成本是存儲產品演進的核心動力 。NAND存儲正經歷從存儲單元到板級的全維度容量提升，通過精細的控制器管理，我們將介質特性轉化為高性能、高可靠的數(shù)據(jù)服務 。面對信號仿真中高IO電容與串擾等復雜挑戰(zhàn)，我們始終堅持在多重限制中尋求最優(yōu)解，以技術創(chuàng)新驅動存儲方案的完美落地 ?！?/p>

中興通訊技術專家 陳總：“在LLM時代，AI服務器的核心挑戰(zhàn)在于構建真正的無損網絡。硬件質量的極大差異如同‘開獎’，哪怕0.1%的丟包也會導致50%的算力損失 。我們必須攻克112G及更高物理層下1E-15誤碼率的評估難題，并在DDR5及PI仿真中實現(xiàn)精度與效率的極致平衡，才能確保萬卡互聯(lián)下的算力穩(wěn)定性 。”

中興通訊技術專家 張總：“眼圖的不對稱是高速系統(tǒng)性問題的綜合映射，其核心誘因在于通道頻率響應引發(fā)的碼間干擾 。面對高頻衰減，我們通過發(fā)送端預加重與接收端線性均衡（CTLE）精準補償 ；并結合判決反饋均衡（DFE）抑制噪聲，不放大高頻干擾 。優(yōu)化眼圖不僅要靠單一技術，更需結合時域、頻域與統(tǒng)計分析，實現(xiàn)全鏈路的性能跨越 ?！?/p>

巨霖技術支持部總監(jiān) 董佳龍：“邁向高速率時代，傳統(tǒng)仿真模式正面臨前所未有的信賴危機 。我們發(fā)現(xiàn)，Transient Sim的效率瓶頸與 Channel Sim在處理復雜串擾時的精度缺失，已成為無法回避的系統(tǒng)性難題 。當舊有的經驗余量被物理極限壓縮殆盡，開發(fā)者不應再在殘缺的模型中尋找安全感。唯有打破常規(guī)，通過重構驗證流程或探索全新的仿真算法，我們才能在復雜的物理通道中，為高速設計構建起真正具有高置信度的‘底座’ 。”

巨霖副總經理 鄧俊勇：“隨著接口速率提升與余量收縮，SI Signoff正面臨精度與效率的極限挑戰(zhàn)。我們不能迷信單一流程，而應推動‘瞬態(tài)仿真’與‘通道算法’的深度融合。未來，SI/PI仿真將向自動化Turn-key方案演進，通過AI技術賦能與國產化替代，實現(xiàn)從‘仿準’到‘引領’的跨越?！?/p>